【记录】EF2L+CH342四层板项目复盘

  日常学习记录，仅供个人使用，防止遗忘！转载须注明出处！！！

---

最近师父带着做了一个四层板的项目，目前PCB板正在投板制作，于是忙里偷闲对这个项目进行一个复盘与经验教训的总结。​​​​​​​

主要也是对自己做一个警醒与备忘的作用！

目录

        1. 以后在接到一个项目时需要先明确：“需求”——>“功能”——>“产品”。

        2. 明确项目中所涉及的协议标准有哪些！

---

1. 以后在接到一个项目时需要先明确：“需求”——>“功能”——>“产品”。

① 明确产品所需功能——>可以快速确定该项目中需要实现的哪些功能自己之前实现过，有可以直接使用的原理图调用等，从而分割为功能模块进行处理；

② 可以快速确定出需要的芯片、连接器等硬件器件，自己脑海中可以大致对PCB的布局有一个笼统的预设；

③ Tips：为了防止在绘制原理图时遗漏器件，学到了一个好方法：

在确定好所需的连接器、芯片等器件后，可以用Excle罗列出用到的器件，在绘制原理图时，可以绘制完一个，标记一个。

④ 在对PCB预设布局时，需要注意将高压与低压竟可能分隔开，传感器等模拟信号远离电压区域（即，对电压转换芯片区域与传感器、FPGA、MCU等敏感模拟信号器件进行隔离）。

 

2. 明确项目中所涉及的协议标准有哪些！

For example：

DDR2.0、3.0、4.0、5.0；

USB2.0、3.0、3.1、4.0；

PCIE2.0、3.0、4.0、5.0；

 SRIO；

千兆网；

万兆网；

主要是由于在高速数据传输中确保信号完整性和减少反射，需要对差分信号线进行阻抗控制。 

在PCB走线时不同的协议标准规定的差分端阻抗各不相同。此将涉及信号完整性的一些理论，为防止表述不准确，不做过多介绍！（抛砖迎玉，欢迎讨论~）

对自己接触过的一些协议标准的差分端阻抗规定进行举例说明：

PCIE——>差分阻抗要求85欧姆；

USB——>差分端阻抗要求90欧姆；

在论坛上看见有人这么解释的，贴过来学习一下：

有人问，为什么USB阻抗匹配规定90欧姆，论坛有人这样回答，我觉得说的是对的，所以也贴过来了：

 论坛网址如下：Shame on me! 今天才知道 USB 阻抗控制90欧姆是什么意思！