3、计算机并行架构相关技术解析

计算机并行架构相关技术解析

1. 处理器并行性技术

在处理器发展过程中，为了提高性能采用了多种并行性技术。早期的一些技术假设存在单一的顺序控制流，由编译器提供并决定指令间有依赖关系时的执行顺序。不过，流水线和多功能单元所能实现的并行度是有限的。

随着晶体管数量的增加，出现了新的技术。一种是在芯片上集成更大的缓存，但缓存大小不能无限制增加，因为大缓存会导致访问时间变长。另一种更有效的方法是在单个处理器芯片上集成多个独立的处理器核心，形成多核处理器。自2005年起，这种方法在典型的桌面处理器中得到应用。多核处理器的每个核心都需要独立的控制流，因此必须使用并行编程技术，并且各核心对内存的访问需要进行协调。

2. 处理器的功耗和能耗

在2003年之前，处理器的时钟频率有显著的年均增长，但到2003年左右，时钟频率达到约3.3 GHz后，增长趋势基本停止，此后仅有轻微增长。这是因为时钟频率的进一步提高会因泄漏电流导致热量大幅增加，即使处理器不进行计算，泄漏电流也会产生，由此产生的功耗被称为静态功耗，而计算产生的功耗则称为动态功耗，总功耗是静态功耗和动态功耗之和。2011年，根据不同的处理器架构，静态功耗通常占总功耗的25% - 50%，需要复杂的冷却技术来带走泄漏电流产生的热量。

动态功耗 $P_{dyn}$ 可以用公式 $P_{dyn}(f) = α · C_{L} · V^2 · f$ 来描述，其中 $α$ 是开关概率，$C_{L}$ 是负载电容，$V$ 是电源电压，$f$ 是时钟频率。由于 $V$ 与 $f$ 呈线性关系，动态功耗与时钟频率呈三次方关系，即时钟频率的增加会导致动态功耗显著增加。例如，早期的32位微处理器（如英特尔80386）