29、多值量子存储设备：原理、架构与应用

多值量子存储设备：原理、架构与应用

1. 多值量子随机存取存储器（RAM）

1.1 多值量子 OR 操作

多值量子 OR 操作在量子 4 到 1 RAM 中以最小项之和的形式表示，即 $|Z1> = P (|Q0>, |Q1>, |Q2>, |Q3>,|Q4>, |Q5>, |Q6>, |Q7>,|Q8>)$。

1.2 多值量子 9 到 1 RAM 的电路架构

多值量子 9 到 1 RAM 的实现需要一个 2 到 9 三元解码器，它由两个多值 1 到 3 量子解码器设计而成，以获得九个量子三元 RAM 单元操作的输出。最终，多值 9 元 RAM 单元执行从 $|Q0>$ 到 $|Q8>$ 的量子比特单元输出量子比特，以进行进一步的最小项三元 OR 操作，从而实现所需的输出。

这个量子 RAM 由 9 个独立的“字”存储器组成，每个字宽为 1 序列。量子 RAM 单元有三个输入和一个输出。九个存储字需要两条地址线，A 和 B 是两条序列地址线输入，它们通过一个多值量子 2 到 9 解码器来选择九个字中的一个。存储器使能输入用于启用解码器。

R/W	内存操作
X	无
	0>