UVM
关注
分享
扫一扫
文章平均质量分 71
打工仔1111
这个作者很懒，什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
UVM Primer Ch3 SystemVerilog Interfaces and Bus Functional Models
我们迈向UVM的第一步是使用SystemVerilog接口模块化我们的Testbench。原创 2022-11-25 16:59:01 · 266 阅读 · 0 评论 -
UVM Primer Ch2 A Conventional Testbench for the TinyALU
这一章将从传统的SystemVerilog测试台开始，搭建一个简单的Testbench。原创 2022-11-24 16:14:19 · 339 阅读 · 1 评论 -
UVM Primer ch1 Introduction
UVM Primer学习笔记，将通过创建TinyALU的常规测试台来开始UVM之旅。原创 2022-11-24 10:19:36 · 244 阅读 · 0 评论