数字电子技术 —— 第四章:触发器

0. 概述

一 、触发器的基本特点和作用

Flip - Flop，简写为 FF，又称双稳态触发器
1、基本特点
(1) 具有两个能自保持的稳定状态 ( 稳态）

(2) 在输入信号作用下，触发器的两个稳定状态可相互转换(状态的翻转)
输入信号消失后，新状态可长期保持下来，具有记忆功能，可存储二进制信息。

2、触发器的作用
触发器和门电路是构成数字电路的基本单元

触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关(时序逻辑电路)。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关(组合逻辑电路)。

二、触发器的类型

三、触发器逻辑功能的描述方法

主要有特性表、特性方程、激励表(驱动表)、状态转换图和波形图(时序图)等

1. 基本触发器

主要要求:
掌握与非门结构基本RS触发器的电路和逻辑功能。
理解或非门结构基本RS触发器的电路和逻辑功能。
掌握触发器逻辑功能的描述方法。
掌握基本RS触发器的工作特点和逻辑功能

1.1 由与非门组成的基本 RS 触发器

五、状态转换图
表示触发器从一种状态转换到另一种状态(或保持状态不变时)，对输入信号的要求。

2个圆圈表示触发器的2个稳定状态，箭头表示在输入信号作用下转换的方向，箭头旁的标注表示状态转换的条件。

分析包含触发器的逻辑电路时，应熟练运用特性表，特性方程和状态转换图，而在设计含有触发器的逻辑电路，则运用触发器的驱动表。

(1) 分时撤消:取决于后撤信号，跟正常状态相同的分析;
(2) 同时撤消:状态不定(竞态)，取决于实际器件的延时.

1.2 由或非门组成的基本 RS 触发器

基本 RS 触发器的优缺点:

优点：电路简单，具有置0，置1和保持功能，是构成各种触发器的基础，可用作数据寄存、消抖开关、脉冲变换。

缺点：1、输入电平直接控制输出状态，使用不便，抗干扰能力差。2、输入有约束条件。

1.3集成基本RS 触发器

按键一般是机械弹性开关，当机械触点断开、闭合时，由于触点的弹性作用，按键在闭合时不会
马上稳定地按通，在断开时也不会一下断开。按键按下时会有抖动，也就是说按了一次键，但实
际产生的“按下”却是有多次的。

按键消抖:
按键的抖动时间由其机械特性决定，一般为5ms-20ms。在做按键检测时都要加一个消抖的处理。
消抖可分为:硬件消抖和软件消抖。

硬件消抖：在按键较少可用硬件方法消除键抖动

软件消抖：检测出键闭合后执行一个5-20ms的延时，让前沿抖动消失后再一次检测键的状态，如果仍保持闭合状态电平，则确认为真正有键按下;按键释放也要做同样的延时处理。

2.同步触发器

主要要求:
掌握同步RS触发器、同步D触发器的逻辑功能及其特性方程。
理解同步触发器的触发方式，了解同步触发器的空翻现象。

同步触发器(Synchronous Flip - Flop):
在数字系统中，为了协调各部分有节拍地工作,通常要求一些触发器在同一时刻动作。为此，必须采用同步脉冲，使这些触发器在同步脉冲作用下根据输入信号同时改变状态，而在没有同步脉冲输入时，触发器保持原状态不变，这个同步脉冲称为时钟脉冲 CP(Clock Pulse),具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。

2.1 同步RS触发器

二、逻辑功能

五、同步 RS 触发器的优缺点:

优点：时钟电平控制:在CP=1期间触发器接收输入信号，CP=0时保持状态不变，多个触发器可以在同一时钟脉冲控制下同步工作，给用户的使用带来了方便，其抗干扰能力也比基本RS触发器强得多。

缺点：1、存在不定状态，R、S之间仍有约束；2、存在空翻现象:在CP=1期间，输入信号的多次变化，使触发器的状态也随之多次变化，只能用于数据锁存，而不能用于计数器、寄存器和存储器中。

2.2 同步D触发器

二、逻辑功能

工作原理
(1) CP=0 时，触发器不受 D端输入信号的控制。保持原状态不变。
(2) CP=1 时，触发器可接受D端输入的信号，其状态翻到和 D的状态相同。

五、同步D触发器的特点
1、时钟电平控制，输入无约束问题，优于同步RS触发器。
2、CP=1时跟随，下降沿到来时才锁存
3、仍然存在空翻现象，限制了同步触发器的应用

四位双稳态锁存器，当LE为高电平时，输出O与输入D相一致。

3. 边沿触发器

主要要求:
掌握边沿D触发器、JK触发器、T触发器和触发器的逻辑功能和特性方程。
理解边沿触发器的触发方式

边沿触发器(Edge - Triggered Flip - Flop):
只在时钟脉冲CP的上升沿或下降沿接收输入信号，而在CP=1及CP-0 期间以及CP非约定边沿，触发器不接收数据，保持原态不变。

相对于同步(电平)触发器在CP=1期间接收输入信号，边沿触发器提高了工作的可靠性和抗干扰能力，且没有空翻现象。

3.1 边沿D触发器

一、电路组成

逻辑符号：

边沿D触发器已无“空翻”现象。

边沿D触发器异步端:

四、边沿D触发器的特点
1、CP的上升沿(正边沿)或下降沿(负边沿)触发
2、抗干扰能力极强，解决了同步触发器的“空翻现象。
3、功能太少，只有置 1、置 0 功能

3.2 边沿JK触发器

一、电路组成

逻辑符号：

二、工作原理

根据冗余率，所以：

（它的异步端的搭建跟边沿D触发器应该是一样的）

五、边沿JK触发器的特点

1、CP的上升沿或下降沿触发

2、抗干扰能力极强，工作速度很高，在触发沿瞬间，按的规定更新状态
3、功能齐全，有保持、置 0、置 1、翻转功能，使用方便。

3.3 T 触发器和触发器

由JK 触发器或 D触发器构成，主要是用来简化集成计数器的逻辑电路。
一、T触发器
T 触发器是根据 T端输入信号的不同，在时钟脉冲 CP 作用下具有翻转和保持功能的电路。

3.4 触发器之间的转换

(1)写出已有触发器和待求触发器的特性方程
(2)变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。

(3)比较两特性方程，求出转换逻辑
(4)画电路图。

3.5 例题

3.6 JK触发器典型例题

一、JK触发器
边沿触发器:只在时钟脉冲CP 的上升沿或下降沿接收输入信号，而在CP-1及CP-0 期间以及CP非约定边沿，触发器不接收数据，保持原态不变

相对于同步(电平)触发器在CP=1期间接收输入信号，边沿触发器提高了工作的可靠性和抗干扰能力，且没有空翻现象。

4.本章小结

触发器和门电路是构成数字系统的基本逻辑单元。前者具有记忆功能，用于构成时序逻辑电路，后者没有记忆功能，用于构成组合逻辑电路。
触发器的两个基本特点:

(1)有两个稳定状态
(2)在外信号作用下，两个稳定状态可相互转换，没有外信号作用时，保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。

触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系。其描述方法主要有特性表、特性方程、驱动表、状态转换图和波形图(时序图)等。
触发器根据逻辑功能可分为:RS触发器、D触发器、JK触发器、T触发器、触发器;

按结构可分为基本触发器、同步触发器、主从触发器、边沿触发器。

触发器的特性表及特性方程:

触发器的逻辑符号：

三角型：边沿触发器

圆圈：下降沿触发

触发器之间的转换，尤其是常将D触发器、JK触发器转换成T触发器或触发器
根据触发器给定的结构及输入波形，能快速绘制出输出信号的波形;要熟记特性表，及一些字母的含义，如R(Reset: 置0)、 S(Set:置1)，还有要理解异步端的作用。