- 博客(4)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 时序电路常用触发器(简略)
文章目录时序电路常用触发器钟控R-S触发器钟控D触发器钟控J-K触发器钟控T触发器时序电路常用触发器 初学数电，在学习数电时候容易忘记各种触发器的功能次态方程，所以这里做一个简单的总结供参考，具体的见，这里只写出功能表和次态方程。钟控R-S触发器R-S功能表RSQn+1Q^{n+1}Qn+1功能00Q不变011置1100置011d不定R-S次态方程Qn+1=S+R‾Q(次态方程)RS=0(约束方程)Q^{n+1}=S+\over
2020-08-18 18:00:43
2596
原创 同步时序逻辑电路（持续更新）
文章目录同步时序逻辑电路时序电路的分类同步时序逻辑电路分析同步时序逻辑电路时序电路的分类按电路的工作方式：同步时序逻辑电路异步时序逻辑电路。按电路输出对输入的依从关系分类Mealy型电路：输出是输入和电路状态的函数Moore型电路：输出仅仅是电路状态的函数。输入信号的类型的分类脉冲型电平型同步时序逻辑电路分析 次态真值表xy2y1J2K2J1K1Y2ⁿ﹢¹Y1ⁿ﹢¹0000011010
2020-08-16 22:02:59
2088
原创 数电基本触发器（全）
文章目录触发器触发器的特点现态和次态的概念常用触发器1.基本R-S触发器1.1与非门构成的基本R-S触发器1.2或非门构成的基本R-S触发器2.时钟控制的R-S触发器钟控D触发器钟控J-K触发器T触发器触发器触发器的特点现态和次态的概念常用触发器1.基本R-S触发器1.1与非门构成的基本R-S触发器组成：由两个与非门交叉耦合构成，其逻辑图和逻辑符号分别如下图图中， R称为置0端或者复位端，S称为置1端或置位端；逻辑符号输入端加小圆圈表示低电平或负脉冲有效。工作原理逻辑
2020-08-16 17:23:46
38572
8
原创 Verilog语言初学1
Verilog语言初学1Verilog初学Verilog的一些常用标识符入门笔记Verilog初学本人初学Verilog，自己做一点笔记。Verilog的一些常用标识符入门笔记verilog基本单位：模块module模块的基本语法：module module_name(port_list);定义项描述项endmodule注意：定义项必须写在前面例：半加器模块module halfadd (A,B,Sum,Carry); input A,B; output Sum,Carr
2020-06-07 16:49:40
421
华中科技大学verilog实验报告及源码
2020-07-15
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人