滤波器嵌入ΔΣ调制器设计

第4章 Delta Sigma转换器滤波设计考虑

4.1 引言

直接转换架构可能是现代无线电接收机中最常见的架构。图4.1显示了此类接收机的简化框图。它由低噪声放大器(LNA)、混频器、可变增益放大器(VGA)、低通滤波器(LPF)和模数转换器(ADC)组成。LPF的作用有两个方面。由于接收到的信号可能受到强干扰信号的主导，LPF会衰减这些干扰信号，从而降低对ADC所需动态范围(DR)的要求。此外，它还充当抗混叠滤波器，防止噪声混叠到信号频带中。滤波器与ADC的性能要求之间存在权衡。例如，当使用奈奎斯特速率ADC时，其采样率通常选择为基带信号带宽的大约4倍。较低的采样率将需要更高阶的滤波器，使其设计尤为困难。

连续时间†调制器（CT†M）是实现无线接收机中模数转换器（ADC）的一种有吸引力的选择。图4.2a展示了CT†M的框图。Lo.s/和L1.s/分别表示从输入u(t)和DAC波形v(t)到环路滤波器输出的传递函数。假设量化噪声为加性噪声，则CT†M的功能框图如图4.2b所示。输入u(t)可被视为首先经过一个线性时不变滤波器进行滤波，该滤波器的传递函数记为STF(f)，称为信号传递函数(STF)。调制器输出vŒn中的信号分量即为STF“滤波器”输出的采样版本。不用说，STF取决于Lo.s/、L1.s/以及DAC脉冲形状。事实证明，如果调制器的环路滤波器是时不变的，STF在采样频率的倍数处具有零点fs。因此，CT†Ms具有固有的抗混叠特性，使得噪声折叠不再成为问题。量化噪声由序列eŒn表示，在经过噪声传递函数(NTF)整形或高通滤波后出现在vŒn中。设计过程的目标是选择合适的NTF，使得带内量化噪声足够小。紧随其后的抽取滤波器将消除带外量化噪声。

当在图†4.1所示无线电接收机中使用CT†M作为模数转换器时，低通滤波器的作用是消除干扰信号，而非解决噪声混叠到信号频带中的问题。CT†M具有多个其他优势——它具有电阻性输入阻抗，易于驱动，并且能够实现功耗更低的简化信号链。与采用开关电容技术的模数转换器相比，CT†M中使用的运算放大器压摆率要求更低，从而在给定速度和功耗下实现更好的线性度。由于采样发生在信号经过环路滤波器处理之后，CT†M对衬底噪声也具有免疫能力。近年来已报道了多种高性能†调制器，其信号带宽达数十兆赫兹（考虑通信应用），位分辨率为11‐12位[1–3]。然而，仍然需要一个滤波器来衰减干扰信号，否则模数转换器的动态范围将不得不增加。

连续时间†调制器的框图和(b)其功能等效)

由于连续时间†调制器具有内置滤波器（其STF），人们自然会想到图4.1中的显式滤波器是否可以省去。然而，这存在一些问题，如下所述。传统的连续时间†调制器架构无法独立控制STF的形状和带宽，因为STF仅仅是NTF综合的副产品。信号传递函数的形状取决于环路滤波器的架构，如下图所示。图4.3展示了常用的（四阶）调制器拓扑结构——反馈级联积分器（CIFB）、前馈级联积分器（CIFF）以及前馈‐反馈级联积分器（CIFF‐B），及其对应的STF。B表示信号带宽。考虑到单比特量化器，假设NTF在带外增益为1.5。在CIFB结构（图4.3a）中，STF在高频处具有四阶滚降。然而，这种结构功耗效率不高，因为在信号频带内第一级积分器的增益（a4=s）较小，因此后级积分器产生的噪声和失真折算到输入端时可能较为显著。采用CIFF环路滤波器（图4.3b）可避免此问题，因为第一级积分器在信号频带内的增益较大。然而，此时STF在期望信号频带之外出现峰值，并且在高频处仅有的一阶滚降。CIFF‐B拓扑结构（图4.3c）[3, 4]结合了CIFF和CIFB结构的优点。该架构使第一级积分器具有较大的带内增益，同时STF在高频处具有三阶滚降。但STF仍在带外频率处出现峰值。从图4.3所示的STF可以看出，无论采用何种环路滤波器拓扑结构，连续时间†调制器都无法有效抑制邻近的干扰信号——因为没有足够的自由度来同时设定STF的形状和带宽，并实现所需的NTF。若无显式滤波器来抑制干扰信号，则必须提高连续时间†调制器的动态范围，这一点与其他模数转换器相同。

STF中的峰值会进一步增加调制器所需的带内动态范围，原因如下。为了理解这一点，我们考虑一个单比特CTDSM的例子。对于一个带外增益为1.5的噪声传递函数（NTF），低频输入时的最大稳定幅度（MSA）通常约为3dBFS。该MSA在频率fin处为0:7VFS/STF.fin/，其中VFS为满量程电压。6分贝的STF峰值将CT†M输入限制在.(1=2)0:7VFS，为了获得相同的带内信噪比，需要降低6分贝的带内噪声，这会增加功耗。一种简单的方法是前端使用滤波器，同时实现对邻近干扰信号的衰减和抑制STF峰值。然而，该滤波器会占用额外面积，消耗功耗，增加噪声，并可能降低信号链的线性度。

或者，可以通过将滤波器移至第一级积分器之后，将其纳入†环路中——这样，滤波器的噪声会受到调制器的第一级积分器带内增益的抑制。原本通常在滤波器和CT†M之间分配的系统噪声预算，现在可以全部分配给调制器的第一级积分器。或者，在给定功耗的情况下，可以将滤波器与CT†M结合，以提高整体性能。文献[5]中的作者将一个二阶CT†M嵌入到劳赫双二次电路中。[6]的设计则将一个三阶CT†M嵌入到有源RC双二次电路中。同一作者的另一版本[7]将一个二阶调制器嵌入到三阶有源RC滤波器中。近年来多个CT†M[8]设计也将调制器嵌入滤波器中。

本文回顾了将滤波器与CT†M相结合的技术，并给出了一个设计的实验结果，该设计将二阶有源滤波器嵌入CIFF‐BCT†M中，旨在更有效地衰减邻近干扰信号[9, 10]。我们证明，这种结构具有与前置滤波器相同的功能，但相较于滤波器‐CT†M级联结构，在相同功耗下实现了更好的线性度和噪声性能。本文其余部分组织如下：第4.2节回顾了修改CT†M的STF以减少或消除峰值的技术；第4.3节解释了将滤波器嵌入CT†M内部的技术；比较了前置滤波器的CT†M（H1‐†）与滤波型CT†M（‐H1‐†）在噪声、线性度、功耗和有源面积方面的性能；第4.4节给出了架构设计考虑以及使用斩波技术消除偏移和闪烁噪声的方法；第4.5节讨论了这些设计的电路细节和测量结果，二者均在其STF中集成了二阶巴特沃斯滤波器，该滤波器的截止频率是期望信号带宽的两倍；测量结果表明，嵌入滤波器可在相同功耗下改善线性度并减小面积；第4.6节对全文进行了总结。

4.2 信号传输函数定制

在着手寻找实现滤波连续时间†调制器的最佳方法之前，有必要回顾一下通过引入从输入到调制器各个内部状态的馈入路径来解决STF峰值问题的方法。参考图4.2a中的通用框图，STF由下式给出

$$
STF.j!/ D Lo.j!/NTF.ej!/: (4.1)
$$

STF整形的目的是找到选择Lo.s/的方法，以便 a.STF的峰值被消除。b.环路滤波器阶数未增加。c.噪声传递函数不受影响。

我们以具有噪声传递函数的“标准”z/ D的1z1/2的二阶CIFF调制器为例，如图4.4a所示。当k1和k2为零时，

$$
Lo.s/ D 1:5s C 1 s2 : (4.2)
$$

得到的STF是

$$
STF.j!/ D 1 Cj1:5! !2 .1 ej!/2 (4.3)
$$

如图4.4b所示，STF峰值达到约2.2（7dB），这是不理想的。通过添加具有增益ko和k1, Lo的馈入路径，s/is修改为

CIFB，(b) CIFF，(c) 四阶调制器的CIFF‐B环路滤波器实现及其STF)

具有馈入路径的归一化二阶CIFFCT†M，以及(b) 不同ko和k 1 选择下的STF幅值)

$$
LOo.s/ D kos2 C.(1:5 C k1)/s C 1 s2 : (4.4)
$$

应如何选择ko和k1？一种方法是使用k0 D0和k1 D1:5。这将使STF类似于CIFB环路的STF，这是理想的。然而，第一级积分器的输出摆幅会增加，就像在CIFB情况下一样，从而导致噪声和失真问题。为了避免这种情况，可以折中处理——我们并不严格要求STF具有滤波特性，只要消除峰值即可。因此，目标是选择ko和k1以实现这一目的。

$$
STF.j!/ D ko!2 C.(1:5 C k1)/j! C 1 !2 NTF.ej!/ (4.5)
$$

在0<处具有单位幅度！< 。困难在于jNTF。ej!/j无法表示为!2的多项式之比。解决此问题的一种方法是使用所谓的NTF的双线性逆，其中ej!被近似为

$$
ej! 1 Cj! 2 1 j! 2 : (4.6)
$$

等效地，可以通过将z根据s替换为s，在低频情况下将NTF近似为一个关于s的多项式

$$
z! 1 .(s=2)/ 1 C.(s=2)/ (4.7)
$$

将其应用于我们的二阶调制器可得ko D 0:25和k1 D 0:5。STF峰值有所降低，如图4.4b所示，但仍约为3dB。经过更精细的优化后得到ko D 0:2和k1 D 0:8，从而获得一个基本平坦的STF。然而，设计者无法控制其带宽。从上述讨论可以看出，调整输入路径增益虽然有用，但无法有效衰减邻近的干扰信号。

4.3 将滤波器嵌入连续时间ΔΣ调制器

从概念上讲，控制STF的直接方法是在前端使用滤波器。如前所述，这种方法会向信号链中引入噪声和失真。另一种方法是将滤波器移入调制器内部。最早在[12]中对此进行了尝试。在该研究中，将一个一阶无源RC滤波器嵌入到单比特CIFFCT†M中，以“抑制”CIFF环路的STF峰值特性。图4.5 展示了基本思想。在CIFFCT†M的第一级积分器之后，接入由R1 和C 1 构成的一阶低通滤波器。将该滤波器引入†环路很可能会导致不稳定。为了避免这种情况，需要进行补偿

在CT†M（采用CIFF环路）内部嵌入一阶滤波器的基本思路。(b) 前置滤波的滤波器+CT†M的输入级，以及(c) 将滤波器移至第一级积分器之后的滤波型CT†M)

路径，以红色显示，被引入。由于该路径的存在，从v.t/到L1.s/输入端的传递函数保持不变，且噪声传递函数不受影响。因此，低通滤波器的带宽（取决于R1C1乘积）可独立于噪声传递函数进行选择。而STF则是低通滤波器的传递函数与原始CIFFCT†M的STF的乘积。图4.5b、c分别展示了滤波器位于环路外部和内部的CT†M前端结构。滤波器带宽为1=。（2RC）。当滤波器嵌入环路内部时，其阻抗可以缩放（a> 1如图4.5c所示），从而减小面积。

这种结构存在哪些困难？一阶滤波器的选择性有限，且有源补偿路径会额外消耗功耗。尽管单比特量化器并非该技术的根本要求，但[12]的设计采用了单比特量化器。由于使用了单比特dac，该设计对时钟抖动敏感，且第一个运算放大器需要消耗大量功耗以实现所需的线性度。另一个问题是嵌入的低通滤波器与补偿路径之间的失配会导致噪声传递函数（NTF）发生变化。图4.6展示了在2%随机失配情况下的噪声传递函数的蒙特卡洛仿真结果。在这些仿真中，过采样率(OSR)设置为64，低通滤波器的3dB带宽是信号带宽的两倍。与所有†采用1比特量化器的环路一样，噪声传递函数的带外增益(OBG)被选择为1.5。

仿真表明，当嵌入式滤波器的带宽较小时，NTF的变化更大（a）；当NTF的OBG较高时，NTF的变化也更大（b）。这些结果是直观合理的，原因如下：低通滤波器会引入延迟

†环路中的过量延迟，而补偿网络试图减轻这种影响。两者之间的失配会影响过量延迟补偿的效果。当滤波器带宽较低时，过量延迟失配本质上更大。当OBG较高时，噪声传递函数对给定的过量延迟更加敏感。

为了提高对邻近干扰源的抑制能力，需要使用高阶滤波器。对于陡峭的过渡带，该滤波器需为有源滤波器。与一阶情况类似，该滤波器可移至†环路内，从而形成滤波CT†M架构。其演变过程如图4.7所示。(a)部分显示了一个由传递函数为H1.s/.!4 =的低通滤波器前置的调制器。denotes调制器环路滤波器中第一级积分器的传递函数。H1.s/可移至!4=s之外的环路中，使得滤波器产生的噪声在折算到输入端时被第一级积分器的增益所衰减（见图†4.7b）。这样做会改变噪声传递函数（NTF），但可通过具有传递函数.1 H1.s// .!4=s/的补偿路径来恢复，如图所示。显然，图4.7a和b中的调制器具有相同的STF和NTF，因此功能相同。特别地，注意在两种实现方式中，vc在L1.s/输入端的电压是相同的。

假设H1.s/为二阶，其传递函数为

$$
H1.s/ D 1 1 C s !oQ C s2 !2 o : (4.8)
$$

由于H1.s/的直流增益为1，.1 H1.s//在直流处有一个零点，该零点抵消了补偿路径中的积分器极点。因此，补偿路径的响应由下式给出

$$
Hc.s/ D !4 !oQ C s!4 !2 o 1 C s !oQ C s2 !2 o : (4.9)
$$

滤波器和补偿路径具有相同的分母多项式，可以使用相同的网络实现，如图4.8所示。在该图中，计算表明从B到C的传递函数符合补偿路径所需的形式。将此结构引入图4.7b中，得到图4.9a，其显示了一个带有嵌入式二阶滤波器的连续时间ΔΣ调制器，且无需额外的硬件进行补偿。图vc在图4.9a中的输出包含两个部分：一个通过主反馈路径，另一个通过滤波器补偿路径。假设滤波器的直流增益为1（Rf 3DRf 1），则从调制器输出D到vc的传递函数可表示如下。

第4章 Delta Sigma转换器滤波设计考虑

4.3 将滤波器嵌入连续时间ΔΣ调制器（续）

$$
vc.s/ D.s/ D 1 C sRinC4 R f 3 R f 2 R q Rcomp C s 2 RinC4 R f 3 R f 2 C f 1 Rcomp sRinC4 h1 C sR f 3 R f 2 C f 2 R q C s2Rf 3Rf 2Cf 2Cf 1i (4.10)
$$

显然，如果选择Rcomp 为RinC4 =Cf 2，则分子和分母中的二阶多项式将相互抵消，得到 v c.s/D.s/D1 sR in C 4 。该结果在直观上是合理的，原因如下：在独立的连续时间†M中，从D到vc 的传递函数为.!4 =s/D 1=.sRinC4)。对于具有嵌入式滤波的连续时间†M也必须成立。从图4.9a可以看出，在高频下从D到vc 的路径在通过滤波器的第二级积分器实现频率响应，其传递函数为1=sRcompCf 2/。由于这必须等于 1=sRinC4/，因此可得Rcomp DRinC4=Cf 2。就量化噪声而言，就好象滤波器不存在一样——意味着噪声传递函数保持不变。任意阶滤波器都可以嵌入到CT†M中，并以类似的方式进行补偿。

上述技术可用于将滤波器嵌入任何CT†M中。然而，这样做的好处——即折算到输入端的滤波器噪声降低——只有在信号频带内第一级积分器（图4.7a中的!4=s）的增益大于1时才会显现。为了更好地理解这一点，考虑我们具体的CIFF‐BCT†M案例，其带有嵌入式二阶滤波器，如图4.9a所示。O从Vin到A3输出的低频增益为Rf 1Rf 2Cf 2=.C4RinRq/。这可以如下推导：流过Cf 2的低频电流为 0。由于在信号频带内STF为1，因此从Vin到A1输出的低频增益O必须为Rf 2=Rcomp。L1.s/输入端的电压vc将与一个由二阶滤波器前置的CIFF‐B调制器的第一级积分器输出端存在的电压相同。此外，由于CIFF‐B设计，在信号频带内从Vin到vc的增益为 0。因此，流过Rf 3的带内电流O为 0，从Vin到A3输出的低频增益为Rf 1Rf 2=RcompRq。利用(4.10)],中的Rcomp DRinC4=C4可知，从Vin到第一级积分器输出的增益为Rf 1Rf 2Cf 2=.(C4RinRq/)。当滤波器带宽减小（Cf 2增大）时，必须增大C4以防止A3饱和，从而降低信号频带内第一级积分器的增益。因此，选择过低的滤波器带宽是适得其反的。

然而，这并不苛刻，因为无论滤波器是嵌入式还是前置式，其截止频率都应选择得当，使得在信号带宽内的增益和群延迟变化可以忽略不计。用B表示信号带宽，计算表明，一个3dB带宽为2B的二阶巴特沃斯滤波器在整个信号频带内的增益下降仅为0.25dB，而将截止频率降低至1:5B会使该下降增加到0.8dB。基于这一点以及上一段的讨论，我们选择了一个带宽为2B的二阶巴特沃斯滤波器。如下一小节所示，这种选择仍然允许第一级积分器在信号频带边缘处的增益大于1。在接下来的讨论中，我们将比较带有嵌入式滤波器的调制器与其滤波器前置方案在各项性能指标（噪声、线性度、功耗、有源面积）上的差异。

4.3.1 偏移、闪烁和热噪声

众所周知，偏移和闪烁噪声在直接转换接收机中是棘手的问题。将有源滤波器嵌入†环路中可消除其直流偏移，并大幅降低其对整个信号链贡献的1/f噪声。因此，从实际应用角度来看，有源滤波器CT†M的第一个运算放大器仍然是唯一的主要噪声源偏移和1/f噪声。这使得其易于管理。一种实现方法是斩波第一级OTA。斩波会使第一级积分器成为一个线性周期时变（LPTV）系统。由于积分器处理的是经过整形的量化噪声，其带外频谱密度比带内高出几个数量级，因此来自斩波频率倍数的噪声下转换成为一个严重的问题。幸运的是，可以通过使用有限冲激响应反馈来解决这一问题，这种方法在其他方面也有益处，将在第4.4节中讨论。

嵌入†环路中的二阶滤波器。(b) 在我们的设计中，来自嵌入式滤波器中电阻噪声源到调制器输出的传递函数的幅值)

图4.9b显示了滤波器（图4.9a）中各个电阻噪声源到调制器输出的传递函数。这些传递函数是针对我们特定的CIFF‐B设计计算的，其中过采样率（OSR）为64。信号带宽用B表示，（巴特沃斯）滤波器的3dB带宽为2B。可以看出，滤波器的热噪声在信号频带外被一阶整形。如果将滤波器置于前端，则其所有电阻噪声源到调制器输出的传递函数在信号带宽内为 1。从图4.9b可以明显看出，当滤波器嵌入调制器内部时，总输出噪声得以降低。因此，‐H1‐†可以通过阻抗缩放，使其折算到输入端的噪声与H1‐†相同。这降低了功耗和有源面积。在我们的设计中，‐H1‐†中的第一级积分器和滤波器分别进行了1:8和3的阻抗缩放，以使其折算到输入端的噪声与H1‐†相同。

4.3.2 线性度

为了理解运放非线性在H1‐†和‐H1‐†中的影响，我们对归一化的四阶单比特设计（采用CIFF‐B环路滤波器）进行了仿真。假设采样率为1Hz，过采样率为64。滤波器的3dB带宽设置为信号带宽的两倍。考虑到最终的实现方案，采用了4抽头有限冲激响应反馈DAC。将滤波器置于前端（H1‐†），滤波器和CTDSM的输入电阻被选为 1。假设OTA为单级设计，每条支路中的电流被建模为

$$
i D gmvx g2v 2 x g3v 3 x (4.11)
$$

其中，x 表示OTA输入端的差分电压。gm;g2;g3 分别选择为100S、200A=V2 和4000A=V3。三阶互调失真由奇数次非线性引起。二阶失真则通过上述方程中的g2 故意引入。这样，可以通过在无源器件中引入随机失配来仿真IM2。对于带有嵌入式滤波器（‐H1‐†）的CT†M，第一级积分器中的电阻和电容以及滤波器中的电阻和电容分别按1.8和3的系数进行了阻抗（向上）缩放。这种选择使得折算到输入端的噪声谱密度与H1‐†相同。

关于运算跨导放大器，模拟了以下两种情况。

情况A 。第一级积分器和滤波器中的运算跨导放大器分别进行了1.8倍和3倍的阻抗缩放。所谓“将运算跨导放大器按因子 ˛进行阻抗缩放”，是指上述式(4.11)中运算跨导放大器的输出电流被修改为OiDi/˛ D˛1.(gmvx g2vx2 g3vx3/)。在实际的晶体管级设计中，这相当于将所有晶体管宽度（及其静态电流）减小 ˛倍，从而实现更低的功耗。由此可见，通过缩放运算跨导放大器，‐H1‐†的功耗低于H1‐†。

情况B 。上述情况A中第一级积分器中的运算跨导放大器以及‐H1‐†中的滤波器进行了阻抗缩放，缩放比例分别为1/3、1/3和1，以使功耗与H1‐†中的功耗相同。由于失真取决于运算跨导放大器Gm与积分电阻的乘积，因此在情况B中与情况A相比应具有改善的线性度。这一点通过仿真结果得到证实，这些结果显示了H1-†和 -H1-†的带内和带外线性度。首先，两种设计均使用两个间隔较近的 10:5dBFS带内单音信号进行激励。图4.10a比较了IM3单音信号的强度。H1-†和 -H1-†‐情况A的失真程度相当，但当将因阻抗缩放而节省的功耗重新用于运算跨导放大器时，如

情况B中，嵌入滤波器带来了线性度的提升。图4.10b显示了两种情况下的带外IM3 ——线性度的改善是明显的。对于IM2,也获得了类似的结果，如图4.11的直方图所示。这些仿真的输入由两个位于 10:5dBFS、频率在B附近的单音信号组成，其中B表示信号频带的边界。从上述讨论可知，在其他指标（功耗和噪声）保持不变的情况下，将滤波器嵌入到CT†M中可改善线性度并减小有源面积。仿真结果（由于篇幅限制此处未给出）表明，嵌入滤波器不会以任何方式影响连续时间ΔΣ调制器对RC变化的鲁棒性。

4.4 架构考虑

在确信将有源滤波器嵌入†调制器在各方面都优于将滤波器置于前端之后，接下来的任务就是考察有关调制器本身的各种设计选择。

量化器级数 ：CT†Ms实现高线性度通常采用多位量化器。这种选择具有多个优点。首先，增加的级数能够以更低的过采样率（OSR）实现期望的信号与量化噪声比（SQNR）。反馈波形中减小的步长降低了调制器对时钟抖动的敏感性，同时也降低了环路滤波器中运算放大器所需的压摆率。然而，量化器中所用模数转换器的复杂度随位数呈指数增长。尽管如此，量化器中的比较器适合低功耗操作，但时钟生成和分配可能会消耗大量电流。不幸的是，在架构设计阶段很难估计这一点。此外，反馈DAC的单元元件失配会降低调制器的带内信噪失真比，因此需要某种形式的失配校正，例如校准或动态单元匹配（DEM）。这进一步增加了量化器的功耗和设计时间。

使用闪存型设计之外，模数转换器（ADC）的另一种选择是采用逐次逼近寄存器（SAR）模数转换器。后者的复杂度随分辨率位数线性增加。在闪存型设计中可能存在问题的比较器失调，在此方法中影响较小。这种方法在许多近期的设计中受到青睐，尤其是在纳米级CMOS技术中实现的设计。DAC的复杂度（现在需要一个二进制到温度计码解码器） †环路（除DEM外）仍然存在。

相比之下，使用单比特量化器时，反馈DAC本质上是线性的，这极大地简化了量化器的设计。然而，满量程双电平反馈波形对环路滤波器的线性度提出了更高要求，同时也增加了调制器对时钟抖动的敏感性。从上述讨论可以看出，多位环路以环路滤波器的简化为代价，使量化器设计更加复杂；而在单比特调制器中情况则相反。鉴于这一点，近年来一些研究试图缓解单比特设计相关的线性度和时钟抖动问题。帕万和桑卡尔[14]以及南迪等人[15]采用了基于运放辅助技术的积分器，这是一种以高效功耗方式增强运算放大器线性度的电路技术。谢蒂加尔和帕万[16]则使用了一种集成了有限冲激响应滤波器（FIR‐DAC）的反馈DAC。

FIRDAC原理并不新鲜[17, 18]——然而，似乎很少有设计充分利用了这一技术。FIRDAC的基本思想是反馈单比特量化器输出的滤波版本，如图4.12a所示。由于FIR滤波器的高频衰减特性，DAC输出为多电平波形，类似于多位量化器中的情况。因此，FIR‐DAC方法具有较低的时钟抖动敏感性，并放宽了环路滤波器的线性度要求。在实际中，滤波器和DAC的组合以半数字方式实现，如图4.12b所示，这使得FIR数模转换器即使存在失配也具有固有的线性度。由于采用单比特量化器，模数转换器的设计简单且功耗很低。因此，采用单比特量化器和FIR数模转换器的调制器结合了单比特和多位操作的最佳特性。

带有有限冲激响应反馈的单比特CT†M和(b) 反馈DAC的半数字实现)

有限冲激响应反馈带来了若干设计挑战。由于反馈波形具有延迟特性，需要仔细稳定调制器以恢复噪声传递函数。可以证明，噪声传递函数能够被精确恢复exactly。相关的设计步骤及其原理见[19]。

4.4.1 通过斩波减小偏移和闪烁噪声

直流偏移和闪烁噪声在直接转换接收机中非常棘手。尽管存在多种导致偏移和1/f噪声的机制，但基带部分是主要贡献者之一。在前端使用滤波器来修改调制器的STF会导致偏移和闪烁噪声增加。而将滤波器嵌入则可以减少其对信号链低频噪声的贡献，因为其受到调制器第一级积分器响应的整形作用。由于偏移的来源是第一级积分器，因此更容易进行管理。

斩波是一种经典且有效的技术，用于解决低频放大器中的1/f噪声问题。采用第一级积分器斩波的全差分CT†M（无论是否带有嵌入式滤波）的框图如图4.13所示。一个自然的问题是，如何选择斩波频率f chp。斩波使第一级积分器成为一个具有频率f chp的线性周期时变（LPTV）系统，其中频率转换效应会导致位于f chp的倍数频率附近的信号和噪声转移到直流。结果表明，在具有50%占空比的斩波积分器中，整形噪声仅会从偶数倍的f chp处发生混叠。

CT†M的第一级积分器处理整形量化噪声，其带外频谱密度可能比带内密度高100dB。因此，即使少量的混叠也会显著降低带内性能。

FIRDAC通过以下方式解决了整形噪声混叠的问题。FIR滤波器在反馈波形频谱中引入了位于f s/N倍数处的零点，如图4.14中12抽头FIR滤波器的特例所示。如果选择斩波频率使得f chp Df s/2N，则可能混叠进入信号频带的噪声将被衰减。因此，频率转换对带内频谱密度的影响极小。

因此，在滤波连续时间ΔΣ调制器中使用有限冲激响应反馈不仅能够改善环路滤波器的线性度并降低抖动敏感性，而且如果适当选择f chp，还能实现“免费斩波”。详细分析和实验结果可参见[20]。

4.5 实现细节和测量

设计了两个调制器——一个带有前置滤波，另一个带有嵌入式滤波——在0:13mCMOS工艺中具有相同的标称规格。我们试图在2兆赫兹的信号带宽内为两种设计均实现约80分贝的瞬时峰值动态范围和0–18分贝的可变增益。鉴于滤波器带宽与性能之间的权衡（参见第4.3节），选择了带宽为4兆赫兹的巴特沃斯滤波器。

4.5.1 带前置滤波器的调制器 (H1-˙)

图4.15显示了H1‐†的简化单端原理图。该滤波器采用托马斯‐托马斯双二次电路实现，使用有源RC积分器以实现低噪声和高线性度。可编程增益通过将增益分配到滤波器的两个级（Av1和Av2）来实现。可变增益Av1通过使Rf 1变化1、2或4倍来实现。A1中的电流根据Av1的变化而改变。如图所示，通过改变Rf 2和Rf 3，可将Av2编程为1或2。因此，滤波器最多可提供18分贝的增益。采用了两级前馈补偿运算放大器，并结合交流耦合前馈级以提高输出摆幅（与[16]中的类似）。

调制器采用单比特量化器，以实现低功耗操作。因此，稳定性考虑将噪声传递函数的带外增益限制在1.5。这就需要采用四阶噪声传递函数和过采样率 D64（f s D256兆赫兹），以实现约96分贝的带内信噪比——远低于期望的信号与热噪声比。环路滤波器采用了CIFF‐B拓扑。R31实现了跨积分器I3的前馈路径。R12在噪声传递函数中实现复数零点，并使用T型网络来实现。所有电容器均以数字方式

实现为可调阵列，以补偿RC变化。开关放置在所有积分电容两端，用于重置其状态，从而从过载中恢复。

主要的反馈元件DAC4,是一个具有非归零脉冲形状的4抽头FIRDAC。这降低了抖动敏感性，并放宽了第一个积分器的线性度要求[16–18]。抽头权重并未采用相等值，而是经过优化以最小化由抖动引起的噪声。权重Œ0:2; 0:3; 0:3; 0:2与没有FIRDAC 的单比特CTDSM相比，可将抖动噪声降低15dB。DAC引入的延迟可能导致调制器不稳定。在DAC4输入端使用另一个4抽头FIRDAC，DAC2,其传递函数为Fc.z/用于补偿环路。这些FIRDAC以半数字方式实现，如图I2所示。DAC电阻中的任何失配都会表现为FIR抽头系数的变化，而不是非线性。4.15中所示。

4.5.2 带嵌入式滤波器的调制器 (-H1-˙)

简化后的单端原理图 -H1-†如图4.16所示。该电路由图4.15的电路演变而来，如第4.3节所述，将滤波器移至调制器的第一级积分器之后。由于主 dac（dac4）为fir类型，因此用于补偿嵌入式滤波器延迟的dac3,也是具有相同系数的firdac。通过编程输入电阻实现可变增益。在高增益时，第一运放中的电流增加。由于滤波器噪声由第一级积分器整形，因此对其进行了阻抗缩放。通过这种方式节省的功耗被用于提高线性度，如下所述。

图4.17比较了H1-†和 -H1-†的阻抗水平。在设计良好的有源RC积分器中，折算到输入端的噪声主要由来自电阻的贡献决定。因此，输入参考噪声谱密度为

H1‐†的值为 6R 4kT。当滤波器嵌入后，连续时间ΔΣ调制器的输入和 dac阻抗加倍，滤波器阻抗按 3比例缩放。尽管如此，输入噪声密度更小，为 5:5R 4kT。因此，原则上，运算跨导放大器A3, A1和A2中的OOO电流可分别降低 2、 3和 3倍。在此过程中节省的部分功耗可用于增强运算跨导放大器的OOO线性度。在我们的设计中，A1, A2和A3经过缩放，使其消耗的电流分别为A1,A2和A3电流的0:65、0:33和0:75倍。用GOTA表示运算跨导放大器的跨导，则A1, A2和A3的GOTAR乘积分别约为A1, A2和A3,对应乘积的1:95、1、1:5倍，表明 ‐H1‐†中的积分器线性度得到改善。因此，当将滤波器嵌入连续时间ΔΣ调制器时，不仅整体功耗更低，相比滤波器与连续时间ΔΣ调制器级联系统，线性度也得以提升，同时实现了类似的噪声性能。

在我们的设计中，H1‐†中的低通滤波器和环路滤波器消耗的电流为 3:4mA至4:1mA（取决于增益）。‐H1‐†对应的电流为2:3mA至2:7 mA。时钟生成模块消耗0:47mA，而量化器和D触发器消耗约0:3mA。

4.5.3 测量结果

上一节中描述的两种设计均通过Europractice在0:13mCMOS工艺中制造。H1‐†和 ‐H1‐†的有源面积分别为0:42mm2和0:33mm2。对于我们选择的阻抗缩放因子，嵌入滤波器可使有源面积减少约25%。调制器输出通过LVDS缓冲器引出。单比特数据流被采集

jSTFj和(b)最大稳定幅度)

前置滤波器和(b)嵌入式滤波器。(a)H1‐† 。(b) ‐H1‐†)

使用数字存储示波器捕获，然后进行离线处理。频谱估计使用了64K数据点，并采用布莱克曼‐哈里斯窗以最小化频谱泄漏效应。

图4.18a和b显示了两个调制器测得的STF和最大稳定幅度（MSA），其中后者被归一化为直流处的值。可以看出，这两个滤波调制器的STF和MSA几乎完全相同，表明其功能一致。信噪比/信纳比随输入幅度变化的曲线如图4.19a、b所示。H1-†和 -H1-†的整体动态范围分别为90.8dB和92 dB，峰值瞬时动态范围/信噪比/信纳比为 81=79:5=73:7dB

分别为 82=80:5=74:4dB。H1‐†的功耗为5:9–6:8mW，具体取决于增益设置（包括参考源），而‐H1‐†的功耗为4:34–5mW。从这些结果可以看出，嵌入滤波器在更小的面积和更低的功耗下实现了稍好的性能。

图4.20a比较了两个调制器在存在带外干扰信号时的线性度，这些干扰信号的位置被设置成使其三阶互调产物之一落在1兆赫兹处。输入信号包括一个较小的（65 dBFS）期望信号以及两个较大的干扰信号，分别位于4.75MHz和10.5MHz（每个幅度为 8dBFS）。调制器中使用增益为1。连续时间ΔΣ调制器的滤波效应明显可见。此外，采用嵌入式滤波器后，在1兆赫兹处的IM3产物约降低了23dB，相当于IIP3提高了 11dB。再次可以看出，将滤波器嵌入调制器内部，能够改善带内和带外频率的线性度。为了更清楚地理解这一点，我们展示了通过对调制器输出序列进行降采样得到的时域结果。输入信号包含一个小的期望信号和一个4.75MHz处的8dBFS阻塞信号。另一个阻塞信号（8 dBFS，位于10.5MHz）在 64秒后加入输入。图4.20b显示了降采样输出，插图放大了 64秒附近的情况。对于带有前置滤波器的调制器，在第二个干扰信号加入后可以明显看到失真效应，而带有嵌入式滤波器的调制器输出几乎保持不变，表现出改善的线性度。

4.6 结论

当存在干扰信号时，需要使用低通滤波器来降低传统连续时间†调制器的带内动态范围要求。该滤波器可以嵌入到模数转换器中。这实现了与使用相同的功能前端采用滤波器，但具有更好的带内和带外线性度、更小的面积以及更低的功耗。如果使用有限冲激响应反馈，则可以通过斩波轻松解决闪烁噪声和直流偏移问题。后者还降低了对时钟抖动的要求，并提高了环路滤波器的线性度。