CXL的配置空间寄存器的值示例

原创 已于 2025-09-25 15:09:38 修改 · 134 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#CXL

于 2025-09-25 15:02:59 首次发布

CXL 规范将配置空间寄存器分组为 **PCI Express 指定供应商特定扩展功能（DVSEC）** 结构，并通过 DVSEC Vendor ID 标识这些功能块。当 DVSEC Vendor ID 字段设置为 1E98h（版本 1）或 8086h（版本 0）时，表示该功能块由 CXL 规范定义。

二、贴一个cxl设备的配置空间寄存器的值：

  Type 0 Configuration Space Header
    Vendor ID    =    0x1B00  Montage
    Device ID    =    0xC000
    Cmd    =    0x0006
      IDSEL Stepping/Wait Cycle Control =     ........ 0.......  Off
      Parity Error Response =                 ........ .0......  Off
      VGA Palette Snoop =                     ........ ..0.....  Off
      Memory Write and Invalidate Enable =    ........ ...0....  Off
      Special Cycles Enable =                 ........ ....0...  Off
      Bus Master Enable =                     ........ .....1..  On
      Memory Space =                          ........ ......1.  On
      I/O Space =                             ........ .......0  Off
      Interrupt Disable =                     .....0.. ........  Off
      Fast Back-to-Back Transactions Enable = ......0. ........  Off
      SERR# Enable =                          .......0 ........  Off
    Status    =    0x0010
      Fast Back-to-Back Transactions Capable = ........ 0.......  Off
      66 MHz Capable =                         ........ ..0.....  Off
      Capabilities List =                      ........ ...1....  On
      Interrupt Pending =                      ........ ....0...  Off
      Immediate Readiness =                    ........ .......0  Off
      Detected Parity Error =                  0....... ........  Off
      Signaled System Error =                  .0...... ........  Off
      Received Master Abort =                  ..0..... ........  Off
      Received Target Abort =                  ...0.... ........  Off
      Signaled Target Abort =                  ....0... ........  Off
      DEVSEL Timing =                          .....00. ........  Fast
      Master Data Parity Error =               .......0 ........  Off
    Revision ID    =    0x01
    Class Code    =    0x050210  CXL memory device
    Cache Line Size    =    0  DWORDs
    Latency Timer    =    0
    Header Type    =    0x00  End point (single fct)
    BIST    =    0x00
      BIST Capable =    0... ....  Off
      Start BIST =      .0.. ....  Off
      Completion Code = .... 0000  Success
    BAR0    =    0x2000000C
      Base Address = 00100000 00000000 00000000 0000....  0x20000000
      Prefetchable = ........ ........ ........ ....1...  On
      Type =         ........ ........ ........ .....10.  64-bits
      SpcType =      ........ ........ ........ .......0  MemSpace
    BAR1    =    0x00000000
      Base Address = 00000000 00000000 00000000 0000....  0x00
      Prefetchable = ........ ........ ........ ....0...  Off
      Type =         ........ ........ ........ .....00.  32-bits
      SpcType =      ........ ........ ........ .......0  MemSpace
    BAR2    =    0x00000000
      Base Address = 00000000 00000000 00000000 0000....  0x00
      Prefetchable = ........ ........ ........ ....0...  Off
      Type =         ........ ........ ........ .....00.  32-bits
      SpcType =      ........ ........ ........ .......0  MemSpace
    BAR3    =    0x00000000
      Base Address = 00000000 00000000 00000000 0000....  0x00
      Prefetchable = ........ ........ ........ ....0...  Off
      Type =         ........ ........ ........ .....00.  32-bits
      SpcType =      ........ ........ ........ .......0  MemSpace
    BAR4    =    0x00000000
      Base Address = 00000000 00000000 00000000 0000....  0x00
      Prefetchable = ........ ........ ........ ....0...  Off
      Type =         ........ ........ ........ .....00.  32-bits
      SpcType =      ........ ........ ........ .......0  MemSpace
    BAR5    =    0x00000000
      Base Address = 00000000 00000000 00000000 0000....  0x00
      Prefetchable = ........ ........ ........ ....0...  Off
      Type =         ........ ........ ........ .....00.  32-bits
      SpcType =      ........ ........ ........ .......0  MemSpace
    Cardbus CIS Pointer    =    0x00000000
    Subsystem Vendor ID    =    0x0000
    Subsystem ID    =    0x0000
    ROMBase    =    0x00000000
      Base Address =         00000000 00000000 00000... ........  0x00
      Expansion ROM Enable = ........ ........ ........ .......0  Off
    Capabilities Pointer    =    0x40
    Interrupt Line    =    0xFF
    Interrupt Pin    =    0x00  No Legacy Interrupt Msg
    Min_Gnt    =    0  1/4 microseconds
    Max_Lat    =    0  1/4 microseconds
  PCI Power Management Capability
    PCICapHeader
      Capability ID    =    0x01  PCI Power Mgmt Interface
      Next Pointer    =    0x50
      PwrMgmtCaps    =    0x0003
        Device Specific Initialization =      ........ ..0.....  Off
        Immediate_Readiness_on_Return_to_D0 = ........ ...0....  Off
        PME Clock =                           ........ ....0...  Off
        Version =                             ........ .....011  v1.2
        PME# can be asserted from D3cold =    0....... ........  Off
        PME# can be asserted from D3hot =     .0...... ........  Off
        PME# can be asserted from D2 =        ..0..... ........  Off
        PME# can be asserted from D1 =        ...0.... ........  Off
        PME# can be asserted from D0 =        ....0... ........  Off
        D2_Support =                          .....0.. ........  Off
        D1_Support =                          ......0. ........  Off
        Aux_Current =                         .......0 00......  self powered
    PwrMgmtCtl/Status    =    0x0008
      No_Soft_Reset = ........ ....1...  On
      Power State =   ........ ......00  D0
      PME_Status =    0....... ........  Off
      Data_Scale =    .00..... ........  Unknown
      Data_Select =   ...0000. ........  D0 Power Consumed
      PME_En =        .......0 ........  Off
    PMCSR    =    0x00
      Bus Power/Clock Control Enable = 0... ....  Off
      B2/B3 support for D3hot =        .0.. ....  Off
    Data    =    0
  MSI Capability Structure
    PCICapHeader
      Capability ID    =    0x05  MSI
      Next Pointer    =    0x70
      Message Control    =    0x0186
        64 bit address capable =     ........ 1.......  On
        Multiple Message Enable =    ........ .000....  1 vector allocated
        Multiple Message Capable =   ........ ....011.  8 vectors requested
        MSI Enable =                 ........ .......0  Off
        Per-vector masking capable = .......1 ........  On
    Message Lower Address    =    0x00000000
    Message Upper Address    =    0x00000000
    Message Data    =    0x00000000
    Mask Bits    =    0x00000000
    Pending Bits    =    0x00000000
  PCI Express Capability Structure
    PCICapHeader
      Capability ID    =    0x10  PCIe
      Next Pointer    =    0xB0
      PCIe Capabilities Register    =    0x0002
        Device/Port Type =         ........ 0000....  PCI Express Endpoint
        Capability Version =       ........ ....0010  PCIe 3-4
        Interrupt Message Number = ..00000. ........  0x00
        Slot Implemented =         .......0 ........  Off
    Device Capabilities    =    0x10008FC0
      Extended Tag Field Supported =    ........ ........ ........ ..0.....  5-bit Tag
      Phantom Functions Supported =     ........ ........ ........ ...00...  No
      Max_Payload_Size Supported =      ........ ........ ........ .....000  128 bytes max pld
      Role-Based Error Reporting =      ........ ........ 1....... ........  On
      Endpoint L1 Acceptable Latency =  ........ ........ ....111. ........  No limit
      Endpoint L0s Acceptable Latency = ........ ........ .......1 11......  No limit
      Capture Slot Power Limit Value =  ......00 000000.. ........ ........  0
      ERR_COR Subclass Capable =        ........ .......0 ........ ........  Off
      Function Level Reset Capability = ...1.... ........ ........ ........  On
      Capture Slot Power Limit Scale =  ....00.. ........ ........ ........  1x
    Device Control    =    0x2010
      Max_Payload_Size =                         ........ 000.....  128 bytes max pld
      Enable Relaxed Ordering =                  ........ ...1....  On
      Unsupported Request Reporting Enable =     ........ ....0...  Off
      Fatal Error Reporting Enable =             ........ .....0..  Off
      Non-Fatal Error Reporting Enable =         ........ ......0.  Off
      Correctable Error Reporting Enable =       ........ .......0  Off
      BridgeConfigRetryEnable / Initiate Function Level Reset (FLR) = 0....... ........  Off
      Max_Read_Request_Size =                    .010.... ........  512 bytes max read
      Enable No Snoop =                          ....0... ........  Off
      Aux Power PM Enable =                      .....0.. ........  Off
      Phatom Functions Enable =                  ......0. ........  Off
      Extended Tag Field Enable =                .......0 ........  Off
    Device Status    =    0x0000
      Emergency Power Reduction Detected = ........ .0......  Off
      Transactions Pending =               ........ ..0.....  Off
      AUX Power Detected =                 ........ ...0....  Off
      Unsupported Request Detected =       ........ ....0...  Off
      Fatal Error Detected =               ........ .....0..  Off
      Non-Fatal Error Detected =           ........ ......0.  Off
      Correctable Error Detected =         ........ .......0  Off
    Link Capabilities    =    0x00436885
      Max Link Speed =                           ........ ........ ........ ....0101  32 GT/s
      L0s Exit Latency =                         ........ ........ .110.... ........  2 us-4 us
      ASPM Support =                             ........ ........ ....10.. ........  L1 Supported
      Max Link Width =                           ........ ........ ......00 1000....  8x
      ASPM Optionality Compliance =              ........ .1...... ........ ........  On
      Link Bandwidth Notification Capability =   ........ ..0..... ........ ........  Off
      Data Link Layer Link Active Reporting Capable = ........ ...0.... ........ ........  Off
      Surprise Down Error Reporting Capable =    ........ ....0... ........ ........  Off
      Clock Power Management =                   ........ .....0.. ........ ........  Off
      L1 Exit Latency =                          ........ ......11 0....... ........  0x0C
      Port Number =                              00000000 ........ ........ ........  0x00
    Link Control    =    0x0000
      Extended Synch =                           ........ 0.......  Off
      Common Clock Configuration =               ........ .0......  Off
      Retrain Link =                             ........ ..0.....  Off
      Link Disable =                             ........ ...0....  Off
      Read Completion Boundary =                 ........ ....0...  64 bytes
      ASPM Control =                             ........ ......00  Disabled
      DSR Signaling Control =                    00...... ........  DRS not Reported
      Link Autonomous Bandwidth Interrupt Enable = ....0... ........  Off
      Link Bandwidth Mgmt Interrupt Enable =     .....0.. ........  Off
      HW Autonomous Width Disable =              ......0. ........  Off
      Enable Clock Power Mgmt =                  .......0 ........  Off
    Link Status    =    0x1085
      Current Link Speed =               ........ ....0101  32 GT/s
      Link Autonomous Bandwidth Status = 0....... ........  Off
      Link Bandwidth Mgmt Status =       .0...... ........  Off
      Data Link Layer Link Active =      ..0..... ........  Off
      Slock Clock Configuration =        ...1.... ........  On
      Link Training =                    ....0... ........  Off
      Negotiated Link Width =            ......00 1000....  x8
    Slot Capabilities    =    0x00000000
      Hot-Plug Capable =                    ........ ........ ........ .0......  Off
      Hot-Plug Surprise =                   ........ ........ ........ ..0.....  Off
      Power Indicator Present =             ........ ........ ........ ...0....  Off
      Attention Indicator Present =         ........ ........ ........ ....0...  Off
      MRL Sensor Present =                  ........ ........ ........ .....0..  Off
      Power Controller Present =            ........ ........ ........ ......0.  Off
      Attention Button Present =            ........ ........ ........ .......0  Off
      Slot Power Limit Value =              ........ ........ .0000000 0.......  0
      No Command Completed Supported =      ........ .....0.. ........ ........  Off
      Electromechanical Interlock Present = ........ ......0. ........ ........  Off
      Slot Power Limit Scale =              ........ .......0 0....... ........  1x
      Physical Slot Number =                00000000 00000... ........ ........  0x00
    Slot Control    =    0x0000
      Attention Indicator Control =          ........ 00......  0x0
      Hot-Plug Interrupt Enable =            ........ ..0.....  Off
      Command Completed Interrupt Enable =   ........ ...0....  Off
      Presence Detected Changed Enable =     ........ ....0...  Off
      MRL Sensor Changed Enable =            ........ .....0..  Off
      Power Fault Detected Enable =          ........ ......0.  Off
      Attention Button Pressed Enable =      ........ .......0  Off
      In-Band PD Disable =
最低0.47元/天 解锁文章
修心小凡
关注
【CXL协议-控制和状态寄存器（8）】
Summer的博客
06-04 2483
设备 0、功能 0 DVSEC 中的功能、状态和控制字段控制整个 CXL 设备的 CXL 功能。在此过程中应保持向后兼容性。Bit 7: CXL 复位功能：如果设置，表示设备支持 CXL 复位并在此寄存器中实现 CXL 复位超时字段、在 CXL Control2 寄存器中启动 CXL 复位位并在 CXL Status2 寄存器中实现 CXL 复位完成状态。此 DVSEC 还位于 CXL 2.0 根端口、上行交换机端口、下行交换机端口和 CXL 2.0 设备的主要功能（设备 0、功能 0）的配置空间中。
【CXL协议-系统架构】
Summer的博客
03-15 4620
CXL的关键目标是为主机提供一种将操作数推入设备挂载内存的方法，并为主机提供从设备挂载内存中提取结果的方法，这样就不会增加抵消加速器好处的软件和硬件成本。在设备偏向模式下，设备负责工作提交和完成。但是，设备对此内存的访问效率不是最佳的，因为需要通过主机，如图中的绿色箭头所示，设备先向主机发起请求，然后通过主机来访问HDM。总结来说，Type 1 CXL设备适用于具有完全一致性缓存的设备，通过支持基本缓存一致性和使用CXL.cache协议，加速器可以实现各种排序模型，并且能够执行大量的原子操作。
CXL协议 Register BIR（Base Indicator Register）解释
Summer的博客
02-19 1948
在CXL协议中，的作用是指定使用设备功能（Function）的哪个BAR（基址寄存器）或Enhanced Allocation条目来映射CXL寄存器到内存空间。![在这里插入图片描述](https://i-blog.csdnimg.cn/direct/6f4707f4c6b749a78d55febd73ee64c1.png 图1)Register BIR是CXL协议中用于定位寄存器映射基址的关键字段，通过选择特定的BAR或EA条目，确定CXL寄存器在内存空间中的位置。
CXL UIO Direct P2P学习
Summer的博客
03-28 1461
在CXL协议中，UIO（Unordered Input/Output） 是一种支持设备间直接通信（Peer-to-Peer, P2P）的机制，旨在绕过主机CPU或内存的干预，降低延迟并提升效率。● 目标场景：允许CXL设备（如加速器、内存扩展设备）直接访问其他设备的HDM（Host-Managed Device Memory）或主机内存，无需通过主机CPU中转。● 关键能力：○ HDM访问：通过UIO路径直接读写远端设备的HDM。
CXL Virtual Hierarchy (VH) Enumeration理解
Summer的博客
02-18 811
在 CXL 3.0 协议中，CXL Virtual Hierarchy (VH) Enumeration 是一种针对 CXL 虚拟层级（Virtual Hierarchy） 设计的设备枚举机制，它允许软件将物理连接的 CXL 设备抽象为多个逻辑层级（虚拟层级），从而实现更灵活的资源管理和拓扑扩展。与传统的 PCIe 枚举相比，CXL VH 枚举在协议特性、拓扑抽象和资源分配机制上有显著差异。本质：VH 是一个逻辑上的设备层级结构，可能与物理连接拓扑不同。
CXL协议
m0_70772379的博客
08-30 2555
ARB/MUX 在来自 CXL 链路层的 CXL.io 和 CXL.cache/mem 的请求之间进行仲裁，跟据仲裁结果对数据进行多路复用，该结果使用加权轮询仲裁和主机设置的权重。CXL.mem是访问内存的，使用加载和存储命令为处理器提供了对设备附加存储器的访问，其中处理器作为主设备，CXL 设备作为从设备，能够支持易失性和持久性的存储器架构。CXL.cache是访问缓存的，定义了处理器与设备之间的交互，允许连接的 CXL 设备使用请求和响应方法，以极低的延迟高效地缓存处理器内存。
CXL协议-第二章
qq_41305217的博客
02-24 3145
当类型2和类型3的设备内存暴露给主机时，它被称为主机托管的设备内存（HDM）。该内存的一致性管理有3个选项：仅主机相干（HDM-H）、设备相干（HDM-D）和使用反向失效Snoop（HDM-DB）。主机和设备必须共同了解每个地址区域的HDM类型。有关更多细节，请参见第3.3节。本章介绍了CXL的性能优势和主要特点。CXL是一种高性能的I/O总线架构，用于互连外围设备，这些外围设备可以是传统的非相干I/O设备、内存设备或具有附加功能的加速器。可以通过CXL连接的设备类型和整个系统架构如图2-1所示。
【CXL协议-Switching（7）】
Summer的博客
03-18 2917
交换机禁止从 FM 到绑定 SLD 端口的任何 CXL.io 访问，以及从 FM 到 MLD 组件内绑定 LD 的任何 CXL.io 访问。交换机禁止从 FM 到绑定 SLD 端口的任何 CXL.io 访问，以及从 FM 到 MLD 组件内绑定 LD 的任何 CXL.io 访问。交换机禁止从 FM 到绑定 SLD 端口的任何 CXL.io 访问，以及从 FM 到 MLD 组件内绑定 LD 的任何 CXL.io 访问。因此，绑定到MLD端口的vPPB的特性和行为与绑定到SLD端口的vPPB的特性和行为不同。
【CXL协议-复位、初始化及管理（9）】
Summer的博客
03-20 3192
CXL设备的三种复位：Hot reset：通过链路触发（（LTSSM 或 linkdown））Warm reset：通过外部信号触发 （PERST）Cold reset：通过外部信号触发，并伴随电源开关这三种复位被归纳为传统（Conventional）复位。Function级复位和CXL复位不是传统复位。
CXL协议如何扩展PCIe配置空间？
08-17
3. **CXL控制器配置**：CXL控制器的集成需要在配置空间中提供额外的寄存器，用于控制CXL链路的初始化、状态监控以及协议层的选择。例如，配置寄存器可以用于启用或禁用特定的CXL协议层（如CXL.io或CXL.cache），并...
【RapidIO寄存器配置秘籍】：手把手教你设置通信参数（附代码示例）
首先介绍RapidIO架构中寄存器的功能与作用机制，包括地址空间划分、访问方式及配置流程。随后结合实践场景，深入分析通信参数设置、端点识别、数据包控制等关键环节的寄存器操作方法。进一步探讨了提升寄存器访
【高清视频】CXL 2.0 over Fibre演示和答疑 - 将内存拉到服务器10米之外
Saniffer的博客
09-30 1116
CXL协议发布6年半以来，重点发展内存扩展技术，从1.0版本的单机直连演进到2.0版本支持交换机与内存池化。最新突破性实验通过光纤实现10米远程CXL2.0内存扩展，保持低延迟性能。该技术采用LPO（线性可插拔光学）方案，相比传统DSP光模块具有更低延迟（<10ns）和功耗优势，更适合短距、延迟敏感场景。演示验证了光互连可有效解决AI/HPC的"内存墙"问题，为构建分布式内存池奠定基础。随着CXL3.0发展，光互连技术将推动数据中心资源灵活调度，成为未来内存架构演进的关键方向。
mamba-ssm-2.2.2-cp310-cp310-win-amd64.whl+安装环境+测试脚本.7z
12-15
编译环境： vs2022 win10 x64 anaconda3+python3.10 torch==2.3.1+cu118 cuda11.8.0+cudnn8.9.7 triton==2.1.0 causal_conv1d==1.4.0 mamba==2.2.2 RTX2070显卡 注意编译的whl是不能用于RTX50显卡的，可以用于RTX20-RTX40系列显卡，安装时候尽量和模块一致
toplus1s_calculator_32040_1765656584703.zip
12-15
toplus1s_calculator_32040_1765656584703.zip
【创新无忧】基于多元宇宙优化算法MVO优化相关向量机RVM实现数据多输入单输出回归预测附matlab代码.zip
12-15
1.版本：matlab2014a/2019b/2024b 2.附赠案例数据可直接运行。 3.代码特点：参数化编程、参数可方便更改、代码编程思路清晰、注释明细。 4.适用对象：计算机，电子信息工程、数学等专业的大学生课程设计、期末大作业和毕业设计。
基于可靠性评估序贯蒙特卡洛模拟法的配电网可靠性评估研究（Matlab代码实现）
12-15
基于可靠性评估序贯蒙特卡洛模拟法的配电网可靠性评估研究（Matlab代码实现）内容概要：本文围绕“基于可靠性评估序贯蒙特卡洛模拟法的配电网可靠性评估研究”，介绍了利用Matlab代码实现配电网可靠性的仿真分析方法。重点采用序贯蒙特卡洛模拟法对配电网进行长时间段的状态抽样与统计，通过模拟系统元件的故障与修复过程，评估配电网的关键可靠性指标，如系统停电频率、停电持续时间、负荷点可靠性等。该方法能够有效处理复杂网络结构与设备时序特性，提升评估精度，适用于含分布式电源、电动汽车等新型负荷接入的现代配电网。文中提供了完整的Matlab实现代码与案例分析，便于复现和扩展应用。; 适合人群：具备电力系统基础知识和Matlab编程能力的高校研究生、科研人员及电力行业技术人员，尤其适合从事配电网规划、运行与可靠性分析相关工作的人员； 使用场景及目标：①掌握序贯蒙特卡洛模拟法在电力系统可靠性评估中的基本原理与实现流程；②学习如何通过Matlab构建配电网仿真模型并进行状态转移模拟；③应用于含新能源接入的复杂配电网可靠性定量评估与优化设计； 阅读建议：建议结合文中提供的Matlab代码逐段调试运行，理解状态抽样、故障判断、修复逻辑及指标统计的具体实现方式，同时可扩展至不同网络结构或加入更多不确定性因素进行深化研究。
基于控制李雅普诺夫-屏障函数(CLBF)与分布式模型预测控制（DMPC）研究（Matlab代码实现）
12-15
基于控制李雅普诺夫-屏障函数(CLBF)与分布式模型预测控制（DMPC）研究（Matlab代码实现）内容概要：本文介绍了基于控制李雅普诺夫-屏障函数（CLBF）与分布式模型预测控制（DMPC）的电力系统优化控制研究，并提供了相应的Matlab代码实现。该研究聚焦于提升含光热电站电力系统的安全性与稳定性，特别计及N-k安全约束，通过结合CLBF的稳定性保证能力和DMPC的分布式协同优化优势，实现对复杂电力系统的高效、可靠控制。文中还展示了多个相关
基于Spring Boot的流浪宠物救助系统的设计与实现源码.zip
最新发布
12-15
基于Spring Boot的流浪宠物救助系统的设计与实现源码.zip
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值