Clara_D的博客

具体的问题来源电荷注入影响图（复位后积分器电压突变）电荷注入（charge-injection）是mos开关常见的一个问题，在这里简单的说一下：下图是电荷注入问题的示意，MOS管导通时在沟道区会存在沟道电荷，在导通或关断的瞬间，此电荷流入或流出MOS开关，因此会改变对应节点的电压，引入误差。一般在开关开启时，由于输出和输入相接，Vo跟随Vi，故电荷注入导致Vo的瞬时变化常可以忽略；而在开关断开时，电荷流出开关管在Vo端引入电压的跳变，而此时开关已断开，此Vo信号的误差无法恢复。故此，我们主要主

最近在测试，没有相噪仪，频谱仪只能测出相噪数据，无法得到jitter数据，所以就自己写了一个Matlab程序计算。计算方法是按照ADI工程师Walt Kester的Converting Oscillator Phase Noise to Time Jitter写的。（pdf我放在超链接里啦，有需要自取）下面是很简单的Matlab程序：[SSPLL_8G_pn] = xlsread('D:\Matlab\Phasenoise.xlsx'); % measured phase noise data

在设计锁相环和振荡器时，最重要的指标之一就是相噪。那么为什么相噪这么重要呢？如果锁相环的相噪性能很差会带来怎样的影响？众所周知，锁相环一般在接收机中起到提供本振频率的作用。如下图所示，RF代表的是接收机接收到的射频信号，LO代表的是锁相环提供的信号，可以看到，当锁相环相噪性能很差时，就会使RF接收到的RF信号下变频后混叠，信号受到干扰。...

Charge Pump电荷泵中current mismatch和current deviation指什么？今天读有关于电荷泵的文献时，看到ref[1]中有这样一段话：这才反应过来原来CP中的current mismatch和deviation不是一回事啊！然后花了点时间把它俩的区别搞清楚了一下：首先这两主要都是由于MOS管沟道长度调制效应引起的毛病。但不同的是current mismatch的主要原因是传统CP结构NMOS和PMOS的沟道长度调制系数不相等，因此IupI_{up}Iup​和Idn

假定一个电路中需要四个时钟相位，分别表现为-90°, +90°, -180°, +180°，两个相邻时钟沿之间必须准确地间隔1ns，怎么准确地来产生这些相位呢？一共有两种方法：1.如下图所示，利用一个两级差动环路振荡器来产生四个相位（简单的两级CMOS环形振荡器不能起振）。但是在工艺和温度变化的情况下怎样才能保证间隔为1ns呢？这就要求振荡器必须锁定在250MHz的参考时钟下，使得输出时钟的周期正好等于4ns。2.第二种方法就是利用延迟电路，如下图所示。使输入时钟经过四级串联延迟电路，但是这种