Clara_D的博客

目录前言正文前言背景起源于汇报时薛老师问我的一个问题：“Class F VCO的谐振腔有两个峰值，你怎么保证VCO工作的时候一定工作再基波的谐振峰处呢？”当时想了很久没能回答上来，后来想到应该是由于Z21在基波处有一个增益，能够不断放大基波分量，抑制三次谐波分量，这才能够保证输出一直是震荡在基波处的。但是这样又有一个问题，为什么Z21的峰值只在基波处产生呢？正文注意到双模VCO和F类VCO的谐振腔都需要多个谐振峰值，于是有些好奇二者之间的差别，简单记录一下。以文献[1]中的谐振腔为例：F类

今天大概了解了一下什么是N路滤波器，就是利用开关电容和电阻的网络来实现滤波器的特性：当开关闭合时，单个的RC滤波器传输函数可表示为：如果考虑开关采样：其中fs是控制开关的时钟频率，因此，相当于是将RC滤波器的传输特性进行了频谱搬移，直接搬移到了fs处。随着fs的变化，可以进行调谐。这样就比传统的RC滤波器多了一个fs的自由度，可以实现更宽范围的调频。但是弊端也很容易看到，就是由于开关的限制，不适用于高频设计，一般都在1 GHz附近。另外N-path filter由于自身采样特性，在f

传统的采样方式需要isolation buffer，将VCO信号接在栅极，利用栅极大电阻的特点，将VCO与Sampler隔离，去掉buffer。这里的想法主要是讲SSPD看作是一个Mixer，具有输入信号的可交换性，因此将输入的信号交换一下位置即可。最终得到的PD结构及其time diagram如下：可以看到在Fig4(b)的基础上加了一个Hold电路，对采样后的信号进行保持。最后设计的AMASSPLL的结构框图以及相位域模型如下：实现的性能比较如下：...

这篇文章做的是2.4GHz频段的Type I PLL，利用gain-boosted saturated PFD扩展了PLL的锁定范围，同时利用S&H电路的synchronous peak tracking loop filter降低了I类PLL的参考杂散。提出的PLL框架如下：什么叫saturated PFD？如下图所示，传统PFD会存在一个cycle slipping的问题。Conventional 3-state PFDs suffer from cycle-slipping, at

ref[1]传统的fast-locking技术如下：根据相位差的大小分为锁频环和锁相环，当P9 | multi PFD/CP技术 (TMTT-2008-04)文章提出的PLL系统框图如下图所示：其中PFD和CP都有4个，具体结构及其工作时序如下图：利用M-circulator将Divider输出的信号再次M分频，对reference作移相处理，使得相位误差信息在每一组PFD中都能够准确捕捉到。利用M组PFD/CP输出的叠加，就可以等效为参考频率为M∗frefM*f_{ref}M∗fref​的

简单记录；PLL整体原理图如下：一阶spur suppression的idea是将CP带来的VrippleV_{ripple}Vripple​幅度减小，spur可降8dBc。当环路没有锁定时，LDˉ=1\bar{LD}=1LDˉ=1，unlocked path工作。当环路锁定时，LDˉ=0\bar{LD}=0LDˉ=0，locked path工作。First spur suppression circuit 可以看作开关是由ϕ1,ϕ2\phi_1,\phi_2ϕ1​,ϕ2​控制的S&H电路，

过了一下，简单记录。文章提出的电荷泵校准技术流程图如下：当LD检测到锁定时，CCC开始工作。N 个 controll bit下该CCC一共工作N轮以确定每一bit的状态。通过直接比较CP的输出来判断，不需要再加一个replica charge pump。然后controller的判断逻辑完全是有数字电路来完成的，其他与ISSCC2004没啥不同。...

这篇文章介绍了一种环路噪声抵消技术：SSPD-based feedforward noise cancellation (FFNC)。其电路原理及其相位域模型如下图所示，噪声抵消单元(noise cancelling block, NCB)利用SSPD输出的采样电压差作为控制信号，输出可调的时延，将out1out_{1}out1​上面由噪声产生的相位误差抵消掉，产生相噪更低的out2out_{2}out2​。相比于传统的前馈噪声抵消技术，该paper提出的技术模块更少，功耗更低。NCB在相位域是一个

今天看到一篇2016的JSSC，讲的是用Ring VCO的TypeI型PLL中滤波器结构的改进，从而带来了性能的提升。如下图所示，Fig.3是传统的滤波器结构，这种结构的Vctr的时域波形会有波动，给PLL带来spur。Fig.4是该文提出的新结构MSSF：msater-slave sampling filter，利用这种sample and hold的结构可以保持Vctr在环路锁定时输出值恒定。从而降低了杂散。该滤波器的传输函数如下：如果把这个滤波器当成零阶保持器(zero-order hold

最近在了解hybrid dual-loop PLL，过了一下这篇论文，简单记录一下。文章提出的HDPLL结构框图如下，P-path采用了用swtich resistor代替current source的CP结构，I-path采用了新型的线性调谐电容阵列配置。在32nm SOI工艺下，实现了23.8-30.2GHz，-110dBc/Hz@10MHz，面积为0.022mm^2，功耗为31mW的锁相环性能。P-path中的CP将传统结构中的电流源换成了两个电阻，与开关MOS管组成开关电阻，从而实现传统CP

关于锁相环中spur的基本理解以及计算详情可以仔细拜读这篇博客：关于 PLL 中的 Reference Spur 的问题在CMOS PLL设计中，降低reference spur常见的方法有：使用高阶滤波器，但是会降低相位裕度，使得系统不稳定的可能性加大。[C.M. Huang JSSC 2002][S. Pellerano JSSC 2004]减小环路带宽以降低spur，但是会增加锁定时间、减小对VCO相噪的衰减。[W. B. Wilson JSSC 2000] 与锁定时间之间的trade off

目录如何在beamer环境下插入jpg图片，同时caption能够自动排版图片序号？如何在beamer环境下插入jpg图片，同时caption能够自动排版图片序号？众所周知，要在LaTex中加入jpg图片，必须要借助graphicx包的帮助。在导言区加上\usepackage{graphicx} % import figures然后在你想插入图片的地方加上\begin{figur...

目录关注主极化和交叉极化关注主极化和交叉极化之前对这个概念一直不是很熟悉，前一阵子查了一些资料，大致整理如下：1、主极化方向是电场强度最大辐射方向，与参考源的场平行的场量称为共面极化或主极化2、一般的交叉极化是指与主极化正交的极化分量，即与主义化垂直的方向，交叉极化是我们不希望产生的极化。3、一般来说主极化与交叉极化相差越大越好；如果交叉极化相对主极化很小，那就可以直接用总的极化近似主极...

论文信息收集贴-更新目录关于天线方向文章投稿MOTL，AWPL，EL，Trans关于天线方向文章投稿MOTL，AWPL，EL，Trans转自小木虫http://muchong.com/html/201603/10046663.html“投了一篇天线方向的，先是投的AWPL，一个月给出审稿意见(被拒)。然后转投MOTL，去年10月7号提交的，今年1月27号发邮件说接收了，大概花了4个月不到的...