DC课程笔记-数字逻辑综合工具-DC Synthesis Optimization Techniques

本节视频来源于DC视频教程，本节主要约束环境

课程内容笔记00:00开始至

芯片的输出端口要驱动一个负载，如何在DC综合时候就模仿在流片回来后的输出管脚的负载，例如芯片的管脚直接驱动LED，那如果在某种情况下，芯片管脚驱动10个LED，能否驱动呢？所以在综合的时候就要告诉DC，输出负载有多大？
如何选择输入驱动能力，输出负载能力？影响输入端口逻辑部分M和输出逻辑部分S的选择。
当一条约束都不加时候，DC也能编译，不过编译出来的未必能符合工作环境。
set_load代表负载的电容有多大，中括号[ ]代表计算表达式，也就是将[ ]里面计算的结果交给set_load继续执行。30/1000 的计算结果的单位是经过工艺库可以查看，list_lib，report_lib 。get_ports可以返回一个端口加在哪一个端口上面。get_ports返回一个collection。

set_load [expr 30/1000] [get_ports B]

如下图所示，第一个图代表的是驱动的一个与门的负载，也就相当于在输出的port的线上加了一个负载电容，现在我们要决定这个负载电容有多大。set_load就是设置负载电容， load_of是指定这个my_lib这个库，库里面的一个与门的A pin口，然后get_ports是将负载＋在这个B口的上。

s