该笔记详细介绍了如何在Design Compiler (DC) 中进行时序约束的设置和综合流程。内容包括移除设计、查看设计、重新读入设计、检查设计的正确性、设置时钟周期、输入和输出延迟、清除约束、创建新的约束以及运行综合。通过check_timing检查约束完整性，并在综合后报告违规情况，确保设计满足时序要求。
文章目录
本节来源网络视频笔记
主要介绍DC的时序timing约束
课程内容笔记46：57开始至末尾
移除设计
remove_design -hierarchy
查看所有的design设计
list_designs
重新读入设计：
analyze -format verilog [list top.v counter.v fsm_moor.v]
elaborate -architecture verilog top
此时可以不用link，也不用current design
虽然都进来了，但是应该检查读进来的设计是否有问题，要在综合之前检查。前面两个命令会检查语法错误，至于check_design有无递归设计，或者引脚连错。
check_design
通常，如果进行check_
最低0.47元/天 解锁文章
扫一扫
1150
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
