18、嵌入式系统中的EBS效率与嵌入式视觉应用的模型设计

嵌入式系统中的EBS效率与嵌入式视觉应用的模型设计

早期鸟采样（EBS）在数据驱动电压过缩放（DD - VOS）中的效率

EBS与RZ - BF的比较

早期鸟采样（EBS）是一种适用于通用低功耗顺序设计的策略。它有两个关键优势，一是避免短路径竞争，通过将检测窗口（DW）的宽度设置得足够大，确保错误检测机制正常工作；二是保持路径分布不变，只是基线分布右移，避免了那些刚好在时钟周期（Tclk）之后的“准关键”路径增长，而RZ - BF通常会因受时序约束的缓冲器插入而增加“准关键”路径的数量。

例如，在MAC电路中，RZ - BF实现的“准关键”路径数量明显多于EBS实现，这使得EBS在降低电源电压（Vdd）方面更有效。不过，对于某些特定电路，如Mult电路，EBS的优势可能不明显。Mult电路的原始动态路径分布很宽，许多活跃路径会占用整个时钟周期，这使得EBS中的延迟线（TDLs）将许多路径推入检测窗口，导致电源电压维持在较高值，能量开销（EPO）也比原始电路大。RZ - BF也存在类似问题，但它的开销比EBS更大。

此外，那些在DD - VOS中表现不佳的电路，在集成到更复杂的架构中时，其行为可能会发生根本性变化，比如Mult集成到MAC中就是这种情况。

不同DD - VOS设置下的EBS特性

为了量化EBS在不同DD - VOS设置下的性能指标，我们从以下三个方面进行了分析：
1. Vdd步长（ΔVdd） ：考虑了20 mV、50 mV、100 mV和250 mV四个不同的ΔVdd值，并分别为它们设置了不同的时钟周期延迟，即{1, 2, 5, 12}个时钟周期。在使