chenchen410的专栏

寄存器是clk边沿触发，根据其时钟特性，在clk脉冲d

Introduction以下是建議的coding style

Abstract在Verilog中，always block可以用來代表Flip-Flop, Combination Logic與Latch，本文比較在不寫else下，always block所代表的電路。Introduction在C語言裡，省略else只是代表不處理而；已但在Verilog裡，省略else所代表的是不同的電路。

对于FIFO的输出有两种：1、输出为时序clk，这样

有时需要进行一些相对复杂些的计算，如乘除qumo等，

MUX,数据选择器，是一种可以从多个输入信号中选择一个信号进行输出的器件。在HDL语言中，可以用case，if-else 或条件表达式条件?表达式1:表达式2等描述，并且一般的工具都能对其进行优化，这几种表达式综合结果基本相同。它的电路图(circuit diagram) 如下： Select bits 与input data个数关系：Select bits = log2#in

今天在编译一个Verilog文件，其中嵌入了VHDL的模块，其VHDL模块如下：entity vhdl_module is generic ( PARA1 : boolean := false; -- boolean型 PARA2 : boolean := false; -- integral型 );

Setup Time：即建立时间，在时钟上升沿之前数据必须稳定的最短时间。Hold Time： 即保持时间，在时钟上升沿之后数据必须稳定的最短时间。contamination delay: (denoted as tcd) is the minimum amount of time from when an input changes until any output star