
硬件接口
文章平均质量分 91
Be Legendary-CGK
一名在职场摸爬滚打5年的硬件工程师,熟悉X86/ARM/FPGA硬件设计开发,熟练应用Verilog HDL语言进行CPLD设计。
展开
-
【硬件接口】MCU的IO模式
本文章是笔者整理的备忘笔记。希望在帮助自己温习避免遗忘的同时,也能帮助其他需要参考的朋友。如有谬误,欢迎大家进行指正。原创 2024-12-20 21:00:33 · 1675 阅读 · 0 评论 -
【硬件接口】I2C总线接口
I2C总线是一种非常常用的总线,其多用于一个主机(或多个)与单个或多个从设备通讯的场景。下图1所示,表明了多种不同的外设可以共享这种只需要两根线便可以进行交互的总线上,相对于其他接口来说,这也是I2C总线可以提供的最大优势之一。图1展示了一个典型的用于嵌入式系统中的I2C总线,其上挂载了多种从设备。作为主机的微处理器可以通过I2C控制着IO拓展、不同传感器、EEPROM、多个ADC/多个DAC等。所有这些设备只需要通过来自主机的两根引脚来控制。图1:I2C总线示意图。原创 2024-12-18 22:18:17 · 1941 阅读 · 0 评论 -
【硬件接口】UART接口
本文章是笔者整理的备忘笔记。希望在帮助自己温习避免遗忘的同时,也能帮助其他需要参考的朋友。如有谬误,欢迎大家进行指正。原创 2024-12-07 20:40:50 · 1657 阅读 · 0 评论 -
POE接口
POE(Power over Ethernet)是一种以太网供电技术,它允许在现有的以太网电缆中传输电力和数据信号,从而无需额外的电源线。POE技术广泛应用于IP电话、无线接入点、网络摄像头、安全系统和其他需要网络连接和供电的设备。原创 2024-11-19 20:54:10 · 1500 阅读 · 0 评论 -
TTL器件和CMOS器件的逻辑电平
逻辑电平的一些概念逻辑电平的一些概念要了解逻辑电平的内容,首先要知道以下几个概念的含义:1:输入高电平(VIH): 保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于VIH时,则认为输入电平为高电平。2:输入低电平(VIL):保证逻辑门的输入为低电平时所允许的最大输入低电平,当输入电平低于VIL时,则认为输入电平为低电平。3:输出高电平(VOH):保证逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平值都必须大于此VOH。4:输出低电平(VOL)原创 2024-11-09 08:01:08 · 2007 阅读 · 0 评论 -
高速信号的回流和匹配
当差分信号A/B之间的距离足够近的情况下,C/D也是足够的近,那么由于C、D大小相等,方向相反,所以流过回流平面的电流为0,也就是说,A和B的回流不依赖于回流平面,而是差分线之间实现回流。那么是不是设计的时候把差分线设计成越近越好呢,也不完全是这样,因为在实际的PCB设计过程中,为了确保差分线的等长,经常需要把其中的一根线拐弯打折,这样,对于强耦合来说,阻抗变化的影响就比较大,而对于弱耦合来说,阻抗变化就比较小,此时弱耦合就比较有优势了。因为他们自己的输出和输入的AC和DC肯定是匹配得上的。原创 2024-11-07 22:43:25 · 1245 阅读 · 0 评论 -
常见高速信号接口
常见的高速信号有几种:ECL电平、LVDS电平、CML电平其中ECL电平根据供电的不同还分为:ECL――负电源供电(一般为-5.2v)PECL――正5V供电LVPECL――正3v3供电,还有一种2.5V供电一般情况下,常见的高速信号都是差分信号,因为差分信号的抗干扰能力比较强,并且自身产生的干扰比较小,能够传输比较高的速率。原创 2024-11-06 21:21:10 · 1485 阅读 · 0 评论