systemverilog function 引用传递句柄：No casting

最新推荐文章于 2025-09-20 13:22:03 发布
原创 最新推荐文章于 2025-09-20 13:22:03 发布 · 320 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#经验分享

本文探讨了SystemVerilog中公共组件collect_data函数的设计问题。针对tr_base基类句柄无法直接接收子类对象的问题，文章提供了详细的解决方案，并解释了SystemVerilog中引用传递的规则。

近期项目上遇到如下的环境设计，
1） 公共组件comm_pkg的process组件需要完成多种tr的数据收集，开发了通用的函数接口collect_data。
2）各个env package内，例化各自的tr，继承于tr_base，tr_base和子类的get_data方法为virtual。

初期的collect_data接口函数原型如下：

virtual function int collect_data(ref tr_base x);x.get_data();endfunction

env_pkg的调用如下：​​​​​​​

tr_user_0 tr = new;o_process.collect_data(tr);

编译失败，报错：

Illegal assignment to type '...': Types are not assignment compatible.

上述代码中，原意collect_data函数希望传递tr_base类型的句柄，该句柄指向tr_user_0或者tr_user_1指向的对象，以达到接口的通用化。

很明显，从编译log看到编译器认为tr_base和tr_user_0不匹配。

Systemverilog中function的参数传递有两种方式：拷贝(Pass by Value)和引用(Pass by reference)。而通过引用传递参数时，systemverilog语法手册有如下的说明(13.5.2小节)：​​​​​​​

..., Arguments passed by reference shall be matched with equivalent data types (see 6.22.2).
 No casting shall be permitted. ...

即使用ref引用的方式传递类的句柄时，不能出现基类句柄指向子类对象的cast转换。上述代码的修改也比较简单，传递句柄使用拷贝方式即可：​​​​​​​

virtual function int collect_data(tr_base x);x.get_data();endfunction

上述的句柄传递和对象指向关系如下：

原文已更新在：验证芯发现

systemverilog function 引用传递句柄：No casting (qq.com)

【从零开始学习 SystemVerilog】3.7、SystemVerilog 控制流—— Functions（函数）
努力，加油每一天鸭~
09-10 398
【从零开始学习 SystemVerilog】3.7、SystemVerilog 控制流—— Functions（函数）
【SystemVerilog基础】多态和$cast动态类型转换继续深入（虚函数/虚任务理解）（virtual）
悟已往之不谏 知来者之可追
03-22 1381
多态和$cast动态类型转换继续深入
systemverilog-function和task
sinat_41774721的博客
12-05 3285
function and task1. function 和 task的异同2.function3.task4.automatic 和 static 在system verilog的class中定义的方法分为两种：function 和 task。下面将介绍它们的特点和声明方式，以及它们之间的异同。 1. function 和 task的异同 特点 function task 执行与消耗 不可以内置耗时语句，被调用时是立即返回的，不消耗仿真时间 可以内置耗时语句，消耗仿真时间 形参变量 函
SystemVerilog—Function定义及规则
最新发布
weixin_44700185的博客
09-20 383
在SystemVerilog中，函数（Function）是用于封装可重用逻辑的核心语法结构。
【IC验证】systemverilog_函数和任务
weixin_47730622的博客
12-03 1122
基于systemverilog的任务和函数的简介及实例。
[SystemVerilog] Functions
S&Z3463的博客
04-30 2147
function是 SystemVerilog 中用于定义可重用计算过程的构造，特点是执行无时间延迟且必须返回一个值。与task时间延迟function不支持时间控制（如），task支持。返回值function必须返回一个值，task通过输出参数传递结果。用途function适合无时序的计算或数据处理，task适合时序相关逻辑。function的基本用法是定义一个计算过程，并通过调用获取结果。SystemVerilog 的function是一种高效的过程性构造，适合封装无时间延迟的计算或数据处理逻辑。
SystemVerilog-Function 和 task
OpenFPGA的博客
11-09 2541
数字硬件建模SystemVerilog-Function 和 task经过几周的更新，SV核心部分用户自定义类型和包内容已更新完毕，接下来就是RTL表达式和运算符。马上HDLBits-SystemVerilog版本也开始准备了，基本这一部分完成后就开始更新~RTL建模中的函数和任务（Function 和 task）SystemVerilog的函数和任务可以将复杂的功能划分为更小的、可重用的代码块。...
硅芯思见：SystemVerilog中的类型转换有哪些
m0_46345246的博客
10-01 1696
本文通过示例说明了SystemVerilog中类型转换都有哪些以及相互之间的区别。
2021-03-25System Verilog 常见问题
ICJJ的博客
03-25 2923
文章目录System Verilog 常见问题1 什么是callback？2 什么是factory pattern？3 解释数据类型logic、reg和wire之间的区别4 clocking block的用处5 使用system verilog 避免testbench与dut之间竞争冒险的方法6 system verilog中有哪些覆盖率类型7 virtualinterfaces的需求是什么8 解释abstract classes 和 virtual methods9 用来建立scoreboard的数据结构
【数字IC前端】System Verilog常见问题
ultra777的博客
05-20 8460
SystemVerilog常见问题汇总1、什么是callback？2、什么是factory pattern?3、解释数据类型logic、 reg和wire之间的区别4、clocking block的用处？5、使用SystemVerilog避免Testbench与DUT之间竞争冒险的方法有哪些？6、SystemVerilog中有哪些覆盖率（coverage）的类型？7、virtual interfaces的需求是什么？8、解释Abstract classes和virtual methods9、抽象类（abst
systemverilog中的函数function和任务task
Alfred的博客
10-24 5941
在verilog中，任务task和函数function之间有明显的区别，例如任务可以消耗时间而函数不能，函数里面不能带有诸如#100的时延语句或诸如@(posedge clock)、wait(ready)的阻塞语句，也不能调用任务，还有verilog中的函数必须有返回值，并且返回值必须被使用，例如用到赋值语句中。 关于verilog中任务task和函数function的具体用法和区别参考我写过的一篇文章； verilog中的任务task和函数function用法及区别 systemveilog中函数和任务的
SystemVerilog----任务(task)和函数(function)
热门推荐
yh13572438258的博客
11-21 1万+
目录 1.概述 2.任务和函数的区别 3. 任务和函数中的参数传递（值传递和引用传递） 4.任务函数返回值 5、program块和module模块的区别 1.概述 类似于C语言，函数(function)和任务(task)可以提高代码的复用性和整洁度。 它们的目的都在于将大型的过程块切分为更细小的片段，而便于阅读和代码维护。 相比于大家更为熟悉的函数，SV引入了任务的概念。function与task之间有相同点和不同点。 2.任务和函数的区别 函数function ...
SystemVerilog学习笔记3 ---《函数和任务》
llxxyy507的博客
02-17 2101
1、function和task简介 Systemverilog和Verilog中的 function 和 task有一些区别。 1.1 verilog中 task可以消耗时间，而function不能消耗时间。 function不能包含一些消耗时间的语句，例如：#100n; @ ; wait()等 fucntion不能调用task verilog中的function必须要有返回值，并且返回值必须被使用，例如用到赋值语句中。 task没有返回值 1.2 SystemVerilog中 task可以消耗时间，
System Verilog学习笔记（十）——任务和函数
ljy77882333的博客
02-26 847
函数（function）和任务（task）可以提高代码的复用性和整洁度。他们的目的在于将大型的过程块切分为更小的片段，而便于阅读和代码维护。
SystemVerilog ---- Function ----进阶应用​​
yuanweicai的博客
07-19 679
​​进阶功能​​典型案例关键技巧​​常见用途​​​​递归函数​​斐波那契数列、阶乘必须用 automatic数学计算、树遍历​​返回复杂类型​​结构体、动态数组、队列优先返回结构体而非多个参数数据统计、转换​​参数化函数​​ 默认参数、命名参数模拟用结构体模拟命名参数可配置算法、日志打印​​静态/自动变量​​调用计数器、缓存优化静态变量共享，自动变量独立性能统计、记忆化递归​​内嵌随机化​​生成随机素数、边界值随机测试、UVM 序列​​内嵌断言​​。
function和task的定义(systemverilog)
SummerXRT的博客
09-04 6054
文章目录一、function1.1 function的特点1.1 function的定义① 参数方向② 返回值③ 静态和动态function二、task2.1 task的特点2.2 task 的定义① 参数方向② ref的使用③ 静态和动态task三、function 和 task 的区别 在sv的class中定义的方法分为两种：.function 和 task。下面将介绍它们的特点和声明方式，以及它们之间的异同。 一、function 1.1 function的特点 function中不可以内置耗时语句
SystemVerilog：句柄传递和类型转换问题总结
weixin_46492844的博客
02-27 2085
笔者在习句柄传递和转换时，发现有一些需要注意的点，因此总结了一下，顺便在这下边叭啦记录一下： 一、一般情况下父类句柄与子类句柄之间的类型转换 子类句柄可以赋值给父类句柄（但是父类句柄不可以赋值给子类句柄），如下： super= sub; 其中：super为父类句柄，sub为子类句柄。 赋值后含义为： 此时的父类句柄super已经指向了子类的对象。 虽然父类的句柄super指向了子类，但它仍然是父类的句柄，因此用该句柄调用方法/属性时，只能访问到父类中的方法/属性。 那么如果想要调用子类.
数字IC验证：System Verilog - 任务task与函数function
IC Beginner的博客
07-28 3361
文章目录1 引言Introduction2 任务Tasks2.1 例程：task_intro.sv3 函数Functions4 任务与函数的参数传递5 导入与导出函数 写在前面： 最近实习期间自学System Verilog，找到一个英文教程Asic-world/system verilog，写得挺好的，主要通过代码示例进行学习。因此翻译下来作为巩固与分享，其中也额外增加了补充内容。英文原文入口：Asic-World (Task And Functions)。Copyright: Deepak Kumar
Casting of source class type 'uvm pkg.uvm sequence item' to destinationclass type 'frame transaction'failed due to type mismatch.
09-11
<think> 我们面对的问题是：在SystemVerilog UVM中，尝试将基类`uvm_sequence_item`转换（cast）为派生类`frame_transaction`时，由于类型不匹配导致转换失败。 根据引用[1]和[2]的代码片段，我们注意到在driver中，通常使用`$cast`来将基类句柄转换为派生类句柄。例如，在引用[1]中： void'($cast(rsp, req.clone())); 这里，`req`是`uvm_sequence_item`类型（基类），而`rsp`则是具体的transaction类型（派生类）。如果`req`实际上是`frame_transaction`类型（或它的派生类），那么转换就会成功。 然而，如果转换失败，可能是因为： 1. `req`并不是`frame_transaction`类型，而是其他类型。 2. `frame_transaction`类定义存在问题，比如没有正确注册（使用`uvm_object_utils`宏）或没有正确继承。 根据引用[2]中定义的`bus_trans`类，我们可以参考如何正确定义一个transaction类： class bus_trans extends uvm_sequence_item; // ... 成员变量 ... `uvm_object_utils_begin(bus_trans) // ... 注册字段 ... `uvm_object_utils_end // ... 方法和约束 ... endclass 因此，对于`frame_transaction`类，我们也需要确保它是从`uvm_sequence_item`派生的，并且使用了正确的`uvm_object_utils`宏进行注册。 另外，在driver中，我们通常从sequencer获取一个`uvm_sequence_item`类型的请求（req），然后尝试将其转换为具体的transaction类型。例如： seq_item_port.get_next_item(req); // req的类型是uvm_sequence_item $cast(frame_txn, req); // 尝试将req转换为frame_transaction类型 如果转换失败，可能是因为sequence产生的transaction并不是`frame_transaction`类型，而是其他类型。因此，需要检查sequence中发送的transaction类型。 根据引用[3]和[4]，sequence在发送transaction时，需要创建特定类型的transaction对象。如果sequence中创建的是`frame_transaction`，那么转换应该成功。 解决步骤： 1. 确保`frame_transaction`类定义正确，继承自`uvm_sequence_item`，并且使用`uvm_object_utils`宏注册。 2. 在driver中，使用`$cast`进行转换时，检查转换是否成功（通常使用`if(!$cast(...))`来报告错误）。 3. 检查sequence中发送的transaction对象是否是`frame_transaction`类型。 4. 如果使用sequence library（如引用[4]），确保注册的sequence和transaction类型匹配。 示例代码： 定义`frame_transaction`类： ```systemverilog class frame_transaction extends uvm_sequence_item; // 添加成员变量 `uvm_object_utils(frame_transaction) // 或者使用uvm_object_utils_begin/end // 构造函数和约束 endclass ``` 在driver中： ```systemverilog task get_and_drive(); forever begin frame_transaction frame_txn; // 声明具体类型的句柄 seq_item_port.get_next_item(req); // req是uvm_sequence_item类型 // 尝试转换 if (!$cast(frame_txn, req)) begin `uvm_fatal("CASTERR", $sformatf("Cannot cast req of type %s to frame_transaction", req.get_type_name())) end // 现在可以使用frame_txn drive_transfer(frame_txn); // ... 其他操作 ... end endtask ``` 在sequence中，需要创建`frame_transaction`对象： ```systemverilog class my_sequence extends uvm_sequence #(uvm_sequence_item); `uvm_object_utils(my_sequence) task body(); frame_transaction txn = frame_transaction::type_id::create("txn"); // 随机化并发送 txn.randomize(); `uvm_send(txn) endtask endclass ``` 如果问题仍然存在，需要检查： - 在sequencer上运行的sequence是否确实发送了`frame_transaction`类型的对象？ - 是否有多个sequence在运行，发送了不同类型的transaction？ - 在agent中将transaction类型参数化（使用`uvm_sequencer#(frame_transaction)`和`uvm_driver#(frame_transaction)`）可以避免类型转换问题。 因此，建议使用参数化的sequencer和driver： `uvm_driver #(frame_transaction)` 这样，在driver中，seq_item_port.get_next_item(req)中的req直接就是frame_transaction类型，无需转换。 综上所述，解决类型转换失败的关键是确保transaction类型一致，并正确使用UVM的工厂机制和类型转换。 相关问题： 1. 在UVM中，如何正确定义一个transaction类？ 2. 如何在UVM driver中安全地进行类型转换？ 3. 如何确保sequence发送的transaction类型与driver期望的一致？ 4. 如何使用UVM的参数化类（如uvm_driver#(T)）来避免类型转换？ </think> ### 解决 UVM 类型转换失败问题的方法 在 UVM 中将基类 `uvm_sequence_item` 转换为派生类 `frame_transaction` 时出现类型不匹配错误，通常由以下原因导致： --- #### 1. **类型定义问题** ```systemverilog // 错误示例：缺少正确的继承或工厂注册 class frame_transaction; // ... 缺少继承和字段注册 endclass ``` **解决方案**： ```systemverilog class frame_transaction extends uvm_sequence_item; rand bit [7:0] payload[]; `uvm_object_utils_begin(frame_transaction) `uvm_field_array_int(payload, UVM_ALL_ON) `uvm_object_utils_end // 构造函数 function new(string name = "frame_transaction"); super.new(name); endfunction endclass ``` - ✅ 确保继承自 `uvm_sequence_item` - ✅ 使用 `uvm_object_utils_*` 宏注册到工厂 - ✅ 正确定义构造函数 `new()` --- #### 2. **类型转换方法错误** ```systemverilog // 错误示例：直接使用 clone() 而不验证类型 void'($cast(rsp, req.clone())); // 可能克隆错误类型 [^1] ``` **解决方案**： ```systemverilog frame_transaction frame_txn; // 安全转换：验证是否为 frame_transaction 类型 if (!$cast(frame_txn, req)) begin `uvm_error("CASTERR", "Cannot convert uvm_sequence_item to frame_transaction") end ``` - ✅ 使用 `$cast` 显式检查转换可行性 - ✅ 添加 UVM 错误报告定位问题来源 --- #### 3. **Sequence 发送错误类型** ```systemverilog // 错误示例：sequence 发送了非 frame_transaction 类型 class wrong_sequence extends uvm_sequence; task body(); bus_trans tx = bus_trans::type_id::create("tx"); // 发送了 bus_trans 类型 [^2] start_item(tx); finish_item(tx); endtask endclass ``` **解决方案**： ```systemverilog class correct_sequence extends uvm_sequence #(frame_transaction); task body(); frame_transaction tx = frame_transaction::type_id::create("tx"); tx.randomize(); // 可选随机化 start_item(tx); finish_item(tx); endtask endclass ``` - ✅ 用 `#(frame_transaction)` 约束 sequence 类型 - ✅ 通过工厂创建对象 (`::type_id::create()`) --- #### 4. **Agent/Driver 类型不匹配** ```systemverilog // 错误示例：driver 未指定 transaction 类型 class apb_master_driver extends uvm_driver; // 缺少参数化 // ... endclass ``` **解决方案**： ```systemverilog // 正确参数化 driver 和 sequencer class frame_driver extends uvm_driver #(frame_transaction); virtual task run_phase(uvm_phase phase); frame_transaction tx; seq_item_port.get_next_item(tx); // 直接获取正确类型 drive_transfer(tx); endtask endclass typedef uvm_sequencer #(frame_transaction) frame_sequencer; ``` - ✅ 使用 `uvm_driver#(frame_transaction)` 参数化 - ✅ 避免在 driver 中手动转换类型 --- ### 根本原因总结 | **问题类型** | **检查点** | |----------------------|-----------------------------------| | 类定义错误 | 继承关系 + 工厂注册 + 构造函数 | | 不安全类型转换 | 缺少 `$cast` 检查 | | Sequence 发送错误类型| sequence 参数化 + 对象创建方式 | | Agent 组件类型不匹配 | driver/sequencer 参数化声明 | 通过以上步骤排查，可解决 `uvm_sequence_item → frame_transaction` 的类型转换失败问题。建议优先使用参数化组件避免手动类型转换 [^3][^4]。 --- ### 相关问题 1. UVM 中如何安全地实现派生类之间的类型转换？ 2. 参数化 UVM 组件（如 `uvm_driver#(T)`）有哪些优势？ 3. UVM 工厂机制如何避免类型不匹配问题？ 4. 当 `$cast` 失败时如何调试 UVM 类型错误？
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值