FIR 滤波器之输出位宽和位宽增加(Output Width and Bit Growth)

最新推荐文章于 2024-05-30 11:34:18 发布
原创 最新推荐文章于 2024-05-30 11:34:18 发布 · 6.2k 阅读 · 40 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文深入探讨了滤波处理过程中位宽增加的原因，详细解析了位宽增加的上限计算公式，并提供了考虑小数位情况下的输出全精度位宽计算方法。

滤波处理时产生的位宽增加是基于滤波的乘累加运算造成的；位宽增加的上限是非零乘法运算系数以2位底的对数向上取整再加上原始系数位宽，如下公式；

 但是实际当中系数较小，不会达到最大位宽；

实际增长的位宽如上是式3-3所示；

 

3-4给出了输出的全精度位宽；上面的式子是在没有考虑小数位的情况下计算得到的最终位宽，下面给出考虑小数位的情况：

 

MEION:滤波器输出信号幅度处理
构建数字通信技术理论与实践之间的桥梁
03-18 3538
A： MATLAB仿真时不会出现类似的现象，是因为MATLAB采用的是全精度运算，不存在有效位宽的问题。FPGA设计就要考虑有效位宽，截位等问题，会影响信号幅度。 当输入为通带内的信号时，输出信号幅度与输入信号幅度相差不大。 当输入信号为通带内的信号+通带外的信号时，输出信号幅度明显降低了。这是由于输入合成信号的幅度是由有用信号和干扰信号叠加的值，滤除干扰信号后，仅留有用信号。相对于...
Vivado_FIR滤波器输出位宽计算方法
学无止境
02-24 4335
介绍了FIR滤波器的输出位宽计算方法，特别是使用希尔伯特变换时的详细计算方法。
FIR 滤波器之输出舍入处理(Output Rounding)
bleauchat的博客
12-26 6265
对滤波器的输出位宽进行限制可以节省资源，FIR 核提供了一些策略供用户选择以实现精度与资源之间的折中处理。 在下面的描述中，x表示被舍入的小数，n表示输出位宽，m表示LSB(累加器位宽与输出位宽之差)；  (1)全精度 m=0 默认选项 (2)截断 在累加器的输出结果上舍弃m位,效果类似matlab中的floor函数，但是舍入偏差可以达到0.5； (3) 正向非对称舍入 在...
滤波器截位
ChenDefa的博客
03-25 2157
量化位数N = 16时，滤波器输出位宽 量化位数N = 5时，滤波器输出位宽 量化位数N = 4时，滤波器输出位宽
Xilinx 滤波器IP核输出有效位截取问题
ViV587的博客
09-06 6405
Xilinx是按照如下公式给出输出位宽的： outputwidth = coefwidth + inputwidth + ceil(log2(tap)) 其中，outputwidth即为输出位宽，coefwidth为抽头系数位宽，inputwidth为输入位宽，tap为滤波器阶数，ceil为向上取整。 有效位截取方法： 如果输入信号是周期的，可以通过仿真来看输入信号通过滤波器得到的最大值占...
FPGA之FIR滤波器
weixin_44877786的博客
05-30 1673
注意：为了方便区分，COE文件的命名一般采用fs_fpass_fstop_d的格式，例：fs2400m_fpass500m_fstop700m_d2.coe，d2指2倍抽取。根据第2节设置，输入数据位宽为16bit，滤波器系数为20bit，输出为37bit（输出扩位是防止计算结果溢出），为了减小数据传输带宽，一般对输出结果进行截位处理。前文提到滤波器对信号幅度有2^20倍的增益，为了保证滤波器的0增益效果，也需要对滤波器输出进行截位处理。此时输出的系数有20bit的增益，即滤波后，信号幅度增大2^20倍。
精选资源
FIR滤波器源码包含FIR滤波器verilog源码、FIR滤波器MDK uVision源码
05-10
FIR滤波器的特点是输出仅依赖于当前和过去的输入值，而与之前的输出值无关，因此它具有严格的稳定性。 本项目提供了FIR滤波器的源码，包括适用于数字电路设计的Verilog语言版本以及适用于单片机开发的MDK uVision...
精选资源
凯泽窗设计线性相位带通FIR滤波器源码_带通滤波器_凯泽窗设计线性相位带通FIR滤波器源码_
09-29
线性相位FIR滤波器的设计通常通过窗函数法来实现，其中凯泽窗是最常用的窗函数之一。 凯泽窗是由数学家Jerry L. Kaiser提出的一种窗口函数，它在频率响应中提供了良好的滚降率，同时在滤波器过渡带中能有效控制旁瓣...
FIR滤波器（内含完整的MATLAB代码）
04-11
1. **窗函数法设计FIR滤波器**: 这是最常见的设计方法之一。通过选择一个窗函数（如汉明窗、海明窗等），将理想的频率响应离散化并乘以窗函数，得到滤波器的系数。MATLAB中的`fir1`函数可用于此目的，例如：`b = fir...
FIR滤波器系数计算C代码
12-04
FIR滤波器，全称为有限冲击响应（Finite Impulse Response）滤波器，是一种在数字信号处理领域广泛应用的线性时不变系统。它通过计算一系列固定的系数来实现对输入信号的滤波操作，适用于各种频率选择性操作，如低通...
FPGA数字信号处理（五）Vivado FIR IP核实现
06-08
调用Vivado的FIR Compiler IP核完成FIR滤波，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。优快云博客搜索：FPGADesigner
巴特沃斯IIR滤波器,Kaiser窗FIR滤波器,Parks-McClellan等波纹FIR滤波器的matlab仿真
03-01
Kaiser窗是一种用于设计FIR滤波器时窗口化处理的技术，尤其适用于需要严格约束过渡带宽度和陡峭边缘的场合。Parks-McClellan算法是一种优化技术，用于设计具有等波纹特性（即过渡带内幅度波动保持一致）的有限脉冲...
xilinx fir滤波器IP
热门推荐
weiweiliulu的专栏
10-16 2万+
1、 系数由matlab中的
FPGA数字信号处理（20）单级半带(HB)滤波器设计
FPGADesigner的博客
07-03 2万+
本篇是FPGA数字信号处理的第20篇，前面介绍了多速率信号处理系统中用到的多速率FIR滤波器、CIC滤波器，本文将介绍另一种常用的半带滤波器（Half-Band Filter）的相关知识及设计方法。本文介绍的是单级半带滤波器，下一篇将介绍多级半带滤波器。 多速率信号处理的相关知识可以参考：“FPGA数字信号处理（十五）多速率FIR滤波器：https://blog.youkuaiyun.com/FPGADes...
FIR数字滤波器的设计（三）
silenceee的专栏
10-31 8557
  复卷积给H(w)带来过冲积波，所以加窗函数后，对滤波器的理想特性的影响有以下几点:1.Hd(w)在截止频率的间断点变成了连续的曲线，使得H(w)出现了一个过渡带，它的宽度等于窗函数的主瓣的宽度。由此可见，如果窗函数的主瓣越宽，过渡带就越宽。2.由于窗函数旁瓣的影响，使得滤波器的幅度频率特性出现了波动，波动的幅度取决于旁瓣的相对幅度.旁瓣范围的面积越大，通带波动和阻带的波动就越大，换句话说，阻带
xilinx IP核设计 FIR滤波器【小白专属 大佬勿喷 傻瓜教程】
苟
01-25 1万+
1、滤波器阶数的获得 采样filter solutions软件 实现方法【lmplementation】选择数字方式【Digtal】，滤波器类型为FIR 选择滤波器阶数及截止频率 选择滤波器方式 这里我们选择低通 接下来选择采样频率 FPGA的时钟为50M 这里我们选择50M 最后选择加窗类型 到此为止 数字滤波器·设置完毕 整个设计完成界面如下 接下来查看...
FPGA实现转置型FIR滤波器总结
weixin_39789553的博客
11-23 1874
FPGA实现转置型FIR滤波器总结FPGA实现转置型FIR滤波器总结一、概述二、参数设计三、FIR结构设计四、RTL代码实现及仿真效果 FPGA实现转置型FIR滤波器总结 一、概述 前文介绍了FIR滤波器的基本原理及结构，下面总结实际工程中用FPGA实现转置型FIR滤波器的过程。 二、参数设计 首先我们用Filter Solutions工具生成17抽空的FIR滤波器，滤波器相关参数如下图，滤波器系数为16bit，输入滤波器的信号为1MHz+10MHz的混合双频信号。 滤波器的幅频响应如下图： 为保证累加运
利用Vivado和MATLAB分别设计FIR滤波器并滤除高频正弦波
weixin_46846151的博客
01-24 6275
在Vivado软件中，采用FIR Compiler进行配置，并输入Matlab产生的滤波器系数，产生一个低通滤波器。 在Vivado软件中，产生一个正弦信号表：一个完整的正弦信号周期，共4096个点，精度为16bits，以ROM方式存放。例化两个正弦信号ROM，通过控制地址的步进量的方式，产生两个正弦信号输出，频率近似为3MHz和19MHz。两个正弦信号相加后，输入低通滤波器中，在Modelsim软件中，以HDL仿真方式观察其输出信号。
滤波器输出后为什么增加位宽
最新发布
09-12
<think> 我们正在讨论的是滤波器输出后增加位宽的原因。这个问题涉及到数字信号处理（DSP）和硬件设计（如FPGA）中的一些关键概念。下面我将详细解释原因，并尽量结合硬件实现的角度。 ### 一、滤波器输出增加位宽的核心原因 在数字滤波器中，输出位宽通常比输入位宽要大，主要原因如下： 1. **防止运算溢出（Overflow Protection）** 数字滤波器（特别是FIR滤波器）的运算过程涉及多个乘累加操作。每个乘法操作都会增加位宽（两个N位数的乘积是2N位），而累加操作则进一步扩展位宽。如果输出位宽不增加，累加结果可能会超出输出范围，导致溢出。例如： - 输入数据位宽：$B_{in}$ 位 - 滤波器阶数：$N$ 阶 - 输出位宽理论最小值：$B_{out} = B_{in} + \lceil \log_2 N \rceil$ 这里$\lceil \log_2 N \rceil$是为了容纳最坏情况下$N$个输入样本叠加产生的增长[^1]。 2. **保留运算精度（Preserving Precision）** 滤波器系数通常具有分数特性（如小数），在定点运算中，乘法会产生额外的分数位。例如： - 输入数据：12位整数 - 滤波器系数：16位（其中10位整数，6位小数） - 乘法结果位宽：12 + 16 = 28位 如果不保留这些低位，直接截断会导致精度损失，尤其是在多级滤波器中累积误差更大[^2]。 3. **适应系数动态范围（Coefficient Scaling）** 某些滤波器（如低通滤波器）的系数可能大于1（例如2.5），此时输出值会比输入值更大，需要额外的位宽来表示。 ### 二、位宽增长的数学原理 以FIR滤波器为例，输出$y[n]$的表达式为： $$y[n] = \sum_{k=0}^{N-1} h[k] \cdot x[n-k]$$ 其中$h[k]$是滤波器系数，$x$是输入信号。 1. **最坏情况位宽分析** 假设输入$x$的最大绝对值为$A_x$，滤波器系数的最大绝对值为$A_h$，则输出的最大可能值为： $$|y_{\text{max}}| \leq A_x \cdot A_h \cdot N$$ 这意味着输出位宽需要满足： $$B_{out} \geq B_{in} + \lceil \log_2 (A_h \cdot N) \rceil$$ 2. **实际硬件实现中的位宽扩展** 在Verilog中，一个典型的FIR滤波器输出位宽设置如下： ```verilog module fir_filter ( input clk, input signed [15:0] data_in, // 16位输入 output reg signed [31:0] data_out // 32位输出 ); // 内部累加器通常比输出位宽更大 reg signed [47:0] accumulator; // 48位累加器 always @(posedge clk) begin // 乘累加操作 accumulator <= accumulator + (coeff * data_in); // 输出截取高16位（示例，实际根据需求） data_out <= accumulator[47:16]; end endmodule ``` 这里累加器位宽（48位）远大于输入（16位），就是为了避免溢出和保留中间精度[^3]。 ### 三、增加位宽的负面影响与优化 尽管增加位宽是必要的，但也带来资源消耗： 1. **资源消耗增加** FPGA中乘法器（DSP单元）和寄存器消耗随位宽平方增长。 2. **优化策略**： - **饱和处理（Saturation）**：输出前进行范围截断 - **舍入（Rounding）**：代替直接截断以减少误差 - **块浮点（Block Floating Point）**：对一组数据动态调整缩放因子 - **位宽压缩模块**：如本文开头讨论的归一化压缩模块[^4] ### 四、典型应用场景 1. **多级滤波器系统** 每级滤波器输出保留额外位宽，在最后一级统一压缩： ``` 输入 → FIR1 (32位输出) → FIR2 (40位输出) → 归一化压缩模块 → 16位输出 ``` 2. **自适应滤波器** 当滤波器系数动态更新时，输出位宽需要适应系数的变化范围[^5]。 ### 结论 滤波器输出增加位宽本质上是信号处理系统对精度和动态范围的保障措施。在硬件设计中，需平衡： - **精度要求** → 增加位宽 - **资源限制** → 压缩输出位宽 §§相关问题§§ 1. 如何确定FIR滤波器输出位宽的理论最小值？ 2. 在FPGA中实现滤波器时有哪些位宽优化技术？ 3. 多级滤波器系统中如何传递位宽信息？ 4. 数字滤波器中的饱和处理如何实现？ </think> ### 滤波器输出后增加位宽的原因详解 在数字信号处理系统中，滤波器输出后增加位宽是常见的设计策略，主要原因如下（按重要性排序）： #### 1. **防止运算溢出（核心原因）** 滤波器运算（尤其是乘累加操作）会导致数值动态范围扩大： - **数学原理**：两个$N$位数的乘法会产生$2N$位结果 $$x \times y \rightarrow \text{位宽} = B_x + B_y$$ - **累加效应**：$K$次累加需要额外$\lceil \log_2 K \rceil$位 $$\text{总和位宽} = B_{\text{输入}} + \lceil \log_2 K \rceil + B_{\text{系数}}$$ 例如：16位输入 × 16位系数，经128次累加后，理论最小位宽需$16+7+16=39$位[^1]。 #### 2. **保留运算精度（关键需求）** - **分数位保留**：滤波器系数常为小数（如0.75），乘法会产生分数部分 ``` 输入：16位整数 (0x2000 = 8192) 系数：0.75 (Q1.15格式: 0x6000) 乘积：8192 × 0.75 = 6144 (需保留低位: 0x1800) ``` - **截断误差累积**：多级滤波器中，每级截断会导致误差指数增长 $$E_{\text{总}} = \sum_{i=1}^{N} E_{\text{截断}_i} \times \prod_{j=i+1}^{N} |H_j|$$[^2] #### 3. **适应系数缩放（设计灵活性）** 当滤波器系数未归一化时： - 低通滤波器可能含$>1.0$的系数（如2.5） - 高通滤波器可能有负系数 - 位宽扩展确保系统增益$G$满足： $$G = \max \left| \sum h[k] \right| \times 2^{B_{\text{extend}}} > 1$$ #### 4. **支持后续处理（系统级考虑）** - 级联滤波：下一级滤波器需要高位宽输入 - 非线性运算：如$\sqrt{x}$需要输入$x$保留足够精度 - 动态范围调整：为归一化模块提供操作空间（如您的32→16位压缩模块） ### 硬件实现示例（Verilog片段） ```verilog module fir_filter ( input clk, input signed [15:0] data_in, // 16位输入 output reg signed [31:0] data_out // 32位扩展输出 ); reg signed [15:0] delay_line [0:7]; reg signed [31:0] acc; // 40位累加器 always @(posedge clk) begin // 移位寄存器更新 delay_line[0] <= data_in; for(int i=7; i>0; i--) delay_line[i] <= delay_line[i-1]; // 乘累加（保留所有中间位） acc <= 0; for(int j=0; j<8; j++) acc <= acc + delay_line[j] * coeff[j]; // 16x16b=32b乘积 end // 饱和输出（保留高位） assign data_out = (acc[39:32] != 0) ? (acc[39] ? 32'h80000000 : 32'h7FFFFFFF) : acc[31:0]; endmodule ``` *注：此实现将16位输入扩展为32位输出，累加器使用40位防止溢出[^3]* ### 位宽扩展的代价与优化 | 优化策略 | 资源节省 | 精度损失风险 | |-------------------|----------|--------------| | 直接截断低位 | 高 | 严重 | | 对称舍入 | 中 | 低 | | 块浮点(Block FP) | 中高 | 可控 | | 自适应位宽分配 | 高 | 需复杂控制 | **设计建议**：在最后输出级进行位宽压缩（如您提到的32→16位归一化），而非中间阶段[^4]。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值