FIR 滤波器之输出位宽和位宽增加(Output Width and Bit Growth)

最新推荐文章于 2025-04-30 09:18:47 发布
最新推荐文章于 2025-04-30 09:18:47 发布
阅读量6k 收藏 40
点赞数 6
CC 4.0 BY-SA版权
分类专栏： FIR滤波器
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/bleauchat/article/details/85263510
本文深入探讨了滤波处理过程中位宽增加的原因，详细解析了位宽增加的上限计算公式，并提供了考虑小数位情况下的输出全精度位宽计算方法。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

滤波处理时产生的位宽增加是基于滤波的乘累加运算造成的；位宽增加的上限是非零乘法运算系数以2位底的对数向上取整再加上原始系数位宽，如下公式；

 但是实际当中系数较小，不会达到最大位宽；

实际增长的位宽如上是式3-3所示；

 

3-4给出了输出的全精度位宽；上面的式子是在没有考虑小数位的情况下计算得到的最终位宽，下面给出考虑小数位的情况：

 

FPGA之FIR滤波器
weixin_44877786的博客
05-30 1435
注意：为了方便区分，COE文件的命名一般采用fs_fpass_fstop_d的格式，例：fs2400m_fpass500m_fstop700m_d2.coe，d2指2倍抽取。根据第2节设置，输入数据位宽为16bit，滤波器系数为20bit，输出为37bit（输出扩位是防止计算结果溢出），为了减小数据传输带宽，一般对输出结果进行截位处理。前文提到滤波器对信号幅度有2^20倍的增益，为了保证滤波器的0增益效果，也需要对滤波器输出进行截位处理。此时输出的系数有20bit的增益，即滤波后，信号幅度增大2^20倍。
图像处理之：Video Processing Subsystem（三）
qq_52538756的博客
08-19 1358
在图像系统中，准确地再现颜色可能会受到多种因素的影响，这些因素会导致图像颜色与实际场景的颜色不一致：光学系统的光谱特性：光源变化：传感器的颜色滤镜特性：为了纠正这些颜色偏差，图像系统中通常会使用颜色空间转换和校正功能：颜色空间转换：颜色校正：光源到图像的处理：结合这三者（蓝色光子、蓝色滤镜响应、硅的响应），传感器捕捉到的蓝色值（B）与人眼的蓝色感知可能存在差异。为了使捕捉到的蓝色更符合人眼的感知，需要对蓝色通道进行校正。
FIR 滤波器之输出舍入处理(Output Rounding)
bleauchat的博客
12-26 5969
对滤波器的输出位宽进行限制可以节省资源，FIR 核提供了一些策略供用户选择以实现精度与资源之间的折中处理。 在下面的描述中，x表示被舍入的小数，n表示输出位宽，m表示LSB(累加器位宽与输出位宽之差)；  (1)全精度 m=0 默认选项 (2)截断 在累加器的输出结果上舍弃m位,效果类似matlab中的floor函数，但是舍入偏差可以达到0.5； (3) 正向非对称舍入 在...
FIR数字滤波器设计与实现
最新发布
weixin_32099703的博客
04-30 1130
FIR滤波器（有限脉冲响应滤波器）是数字信号处理领域中不可或缺的工具。它的设计和应用在处理数字信号，如音频、图像、通信等领域都有广泛的应用。FIR滤波器之所以重要，源于其稳定的性能和可控的延迟特性，同时避免了无限脉冲响应滤波器（IIR）可能出现的不稳定情况。
Vivado_FIR滤波器输出位宽计算方法
学无止境
02-24 3894
介绍了FIR滤波器的输出位宽计算方法，特别是使用希尔伯特变换时的详细计算方法。
滤波器截位
ChenDefa的博客
03-25 1818
量化位数N = 16时，滤波器输出位宽 量化位数N = 5时，滤波器输出位宽 量化位数N = 4时，滤波器输出位宽
Xilinx 滤波器IP核输出有效位截取问题
ViV587的博客
09-06 6239
Xilinx是按照如下公式给出输出位宽的： outputwidth = coefwidth + inputwidth + ceil(log2(tap)) 其中，outputwidth即为输出位宽，coefwidth为抽头系数位宽，inputwidth为输入位宽，tap为滤波器阶数，ceil为向上取整。 有效位截取方法： 如果输入信号是周期的，可以通过仿真来看输入信号通过滤波器得到的最大值占...
xilinx fir滤波器IP
weiweiliulu的专栏
10-16 2万+
1、 系数由matlab中的
滤波器符号
03-19
当设计 FIR 滤波器并将其集成到 FPGA 中时，输入和输出数据的位宽是一个重要的考虑因素。以下是具体的计算过程： - 假设输入数据宽度 \(D_W\) 为 16 位，系数数量 \(N\) 为 71，每个系数的宽度 \(C_W\) 也为 16 位...
FPGA数字信号处理（20）单级半带(HB)滤波器设计
FPGADesigner的博客
07-03 2万+
本篇是FPGA数字信号处理的第20篇，前面介绍了多速率信号处理系统中用到的多速率FIR滤波器、CIC滤波器，本文将介绍另一种常用的半带滤波器（Half-Band Filter）的相关知识及设计方法。本文介绍的是单级半带滤波器，下一篇将介绍多级半带滤波器。 多速率信号处理的相关知识可以参考：“FPGA数字信号处理（十五）多速率FIR滤波器：https://blog.youkuaiyun.com/FPGADes...
FIR数字滤波器的设计（三）
silenceee的专栏
10-31 8476
  复卷积给H(w)带来过冲积波，所以加窗函数后，对滤波器的理想特性的影响有以下几点:1.Hd(w)在截止频率的间断点变成了连续的曲线，使得H(w)出现了一个过渡带，它的宽度等于窗函数的主瓣的宽度。由此可见，如果窗函数的主瓣越宽，过渡带就越宽。2.由于窗函数旁瓣的影响，使得滤波器的幅度频率特性出现了波动，波动的幅度取决于旁瓣的相对幅度.旁瓣范围的面积越大，通带波动和阻带的波动就越大，换句话说，阻带
xilinx IP核设计 FIR滤波器【小白专属 大佬勿喷 傻瓜教程】
苟
01-25 1万+
1、滤波器阶数的获得 采样filter solutions软件 实现方法【lmplementation】选择数字方式【Digtal】，滤波器类型为FIR 选择滤波器阶数及截止频率 选择滤波器方式 这里我们选择低通 接下来选择采样频率 FPGA的时钟为50M 这里我们选择50M 最后选择加窗类型 到此为止 数字滤波器·设置完毕 整个设计完成界面如下 接下来查看...
FPGA实现转置型FIR滤波器总结
weixin_39789553的博客
11-23 1728
FPGA实现转置型FIR滤波器总结FPGA实现转置型FIR滤波器总结一、概述二、参数设计三、FIR结构设计四、RTL代码实现及仿真效果 FPGA实现转置型FIR滤波器总结 一、概述 前文介绍了FIR滤波器的基本原理及结构，下面总结实际工程中用FPGA实现转置型FIR滤波器的过程。 二、参数设计 首先我们用Filter Solutions工具生成17抽空的FIR滤波器，滤波器相关参数如下图，滤波器系数为16bit，输入滤波器的信号为1MHz+10MHz的混合双频信号。 滤波器的幅频响应如下图： 为保证累加运
利用Vivado和MATLAB分别设计FIR滤波器并滤除高频正弦波
weixin_46846151的博客
01-24 5857
在Vivado软件中，采用FIR Compiler进行配置，并输入Matlab产生的滤波器系数，产生一个低通滤波器。 在Vivado软件中，产生一个正弦信号表：一个完整的正弦信号周期，共4096个点，精度为16bits，以ROM方式存放。例化两个正弦信号ROM，通过控制地址的步进量的方式，产生两个正弦信号输出，频率近似为3MHz和19MHz。两个正弦信号相加后，输入低通滤波器中，在Modelsim软件中，以HDL仿真方式观察其输出信号。
学习笔记: CIC filter及其matlab实现
热门推荐
DSP_Fan的专栏
04-19 3万+
References:[1] Understanding cascaded integrator-comb filters – By Richard Lyons, Courtesy of Embedded Systems Programming URL: http://www.us.design-reuse.com/articles/article10028.html[2] Exa
低通滤波器计算截止评率_【正点原子FPGA连载】第五十二章 低通滤波器实验-摘自【正点原子】开拓者 FPGA 开发指南...
weixin_39589511的博客
10-26 1171
1）实验平台：正点原子开拓者FPGA 开发板2）摘自《开拓者FPGA开发指南》关注官方微信号公众号，获取更多资料：正点原子3）全套实验源码+手册+视频下载地址：正点原子资料下载中心 - 正点原子资料下载中心 1.0.0 文档http://weixin.qq.com/r/hEhUTLbEdesKrfIv9x2W (二维码自动识别)第五十二章 基于FIR IP核的低通滤波器实验FIR滤波器是有限冲激响...
FPGA设计实现FIR滤波器仿真验证
weixin_47881377的博客
09-17 1252
要求：设计一个15阶(长度为16)的低通线性相位FIR滤波器，采用blackman窗，截止频率500Hz,采样频率2KHz,采用FPGA全串行结构滤波器实现，滤波器系数量化位宽12bit，输入数据位宽12bit，输出数据位宽29bit,系统时钟16KHz。(数据速率刚好2KHz)
FPGA数字信号截位分析和位宽设计
jk_101的博客
12-07 2420
可以看出，在FPGA 中采用直接截位法对数据进行截位，截位是按照向下取整的方式进行的，由截位导致的近似方式对正数和负数来言是不同的，即15/（22）=3.75≈3，而-15/（22）=-3.75≈-4，因此截位后的信号会整体向下偏移，导致出现直流偏置，频谱上表现为在0 频出现误差尖峰。这种方式在实际的应用测试中很好用，因此就简单的写了出来，严格的证明毕竟麻烦，需要很大的篇幅来写，这里就不详细写了，但是这个结果是通过MATLAB仿真和实际的应用测试验证的，是能直接用的。④ 截掉数据的低n 位。
基于FPGA的FIR滤波器的实现（5）— 并行结构FIR滤波器的FPGA代码实现
qq_52450571的博客
08-10 2709
设计一个15阶的低通线性相位FIR滤波器，采用布莱克曼窗函数设计，截止频率为500Hz，采样频率为2000Hz；采用FPGA实现并行结构的滤波器，系数的量化位数为12bit，输入数据位宽为12bit，输出数据位宽为29bit，系统时钟2000Hz。并行结构，并行实现滤波器的累加运算，即并行将具有对称系数的输入数据进行相加，而后采用多个乘法器并行实现系数与数据的乘法运算，最后将所有乘积结果相加输出。可以看到，并行结构的FIR滤波器设计成功，并且性能相比于串行结构更好，设计成功。...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值