
FIFO
文章平均质量分 61
bleauchat
证明自己,同时验证你的选择是错误的!
展开
-
RAM IP core(2)
例化5种RAM IP core(1)单端口RAM Single-port RAMRAM参数设置如上图所示,输入输出位宽都为8位,深度为16,采用一级输出寄存器,读写模式为no-change,用COE文件对RAM进行初始化,关于COE文件的制作,前面的帖子有专门提及,这里不再赘述;可以看出输出延时为2个周期,在wea有效时读操作挂起,写操作运行,即在同一时刻只能对一个地址进行...原创 2019-01-10 20:52:31 · 803 阅读 · 4 评论 -
异步fifo简介
一、概述在大规模ASIC或FPGA设计中,多时钟系统往往是不可避免的,这样就产生了不同时钟域数据传输的问题,其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区,这样既可以使相异时钟域数据传输的时序要求变得宽松,也提高了它们之间的传输效率。此文内容就是阐述异步FIFO的设计。二、设计原理2.1结构框图如上图所示的同步模块synchronize to wr...转载 2019-07-18 21:57:20 · 4452 阅读 · 1 评论 -
异步 FIFO 最小深度计算方法及原理分析
计算 FIFO 深度是设计 FIFO 中常遇到的问题。常识告诉我们,当读速率慢于写速率时(瞬时速率),FIFO 便可被用作系统中的缓冲元件或队列。FIFO 的大小取决于读写数据的速率,系统的数据速率取决于系统的负载能力,因此为了保证系统性能,我们需要考虑 FIFO 传输的最坏情况。所谓最坏的情况就是使得写速率最大,读速率最小的时候考虑突发传输;异步 FIFO 最小深度计算原理IFO 用于缓...原创 2019-04-08 20:54:43 · 3686 阅读 · 1 评论 -
RAM IP core(1)
Memory Type 块存储器器IP core可以配置生成5种存储器:Single-port RAM(单端口RAM), Simple Dual-port RAM(简单双端口RAM), True Dual-port RAM(真双端口RAM), Single-port ROM(单端口ROM), and Dual-port ROM(双端口ROM); Sele...原创 2019-01-08 14:57:05 · 1621 阅读 · 0 评论 -
单口RAM、双口RAM、FIFO三者的关系
单口与双口 单口与双口的区别在于,单口只有一组数据线与地址线,因此读写不能同时进行;而双口有两组数据线与地址线,读写可同时进行;FIFO读写可同时进行,可以看作是双口; 简单双口RAM与真双口RAM 双口RAM分伪双口RAM(Xilinx称为Simple two-dual RAM)与双口RAM(Xilinx称为true two-dual RAM),伪双口RAM,一个端口只...原创 2019-01-02 09:45:08 · 11817 阅读 · 3 评论 -
fifo学习(5)
4.异步fifo(2)带同步复位信号和标志位读写频率比为2:1module ID_fifo1(rst,wr_clk,rd_clk,din,wr_en,rd_en,dout,full,empty,almost_full,almost_empty,valid); input rst; input wr_clk; input rd_clk; input [7:0] din; in...原创 2018-12-04 20:10:44 · 399 阅读 · 0 评论 -
fifo学习(4)
4.异步fifo(1)从最简单开始,读和写分别为两个独立时钟,读写位宽比为1:2,读写频率比为2:1module ID_fifo(wr_clk,rd_clk,din,wr_en,rd_en,dout,full,empty,valid); input wr_clk; input rd_clk; input [7:0] din; input wr_en; input rd_en;...原创 2018-12-04 16:39:54 · 556 阅读 · 0 评论 -
fifo学习(3)
3.fifo IP核的使用(1)最简单的ip核,不设置复位信号,采用公共时钟;公共时钟FIFO写入读取的位宽比只能是1:1;可以同时读写!module fifo_ip(clk,din,wr_en,rd_en,dout,full,empty);input clk;input [7:0] din;//位宽为8位,深度为16input wr_en;input rd_en;o...原创 2018-12-03 16:08:08 · 2266 阅读 · 0 评论 -
fifo学习(2)
2.Xilinx fifo IP core (1)端口说明 (2)配置界面可以选择公共时钟FIFO和独立时钟FIFO;首字预现的模式不能以valid信号作为读的开始有效信号!!因为该模式下valid始终是有效的;(3)FIFO中的一些重要参数FIFO的宽度:也就是英文资...原创 2018-12-03 09:53:28 · 1550 阅读 · 0 评论 -
fifo学习(1)
1.初识FIFO(1)什么是FIFO? FIFO是英文First In First Out的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址.(2)FIFO的应用场景FIFO一般用于...转载 2018-12-02 20:31:09 · 1045 阅读 · 0 评论 -
异步fifo的设计
FIFOFirst In First Out是一种先进先出的数据缓存器,与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写入数据,顺序的读出数据, 其数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。FIFO一般用于不同时钟域之间的数据传输,或不同宽度的数据接口相连。F根据FIFO读写时钟域是否相同,可以将FIFO...转载 2019-07-18 23:39:21 · 3119 阅读 · 1 评论