bleauchat的博客

后仿真，是对经过综合/布局布线后的门级网表进行仿真，与前仿真对rtl代码进行仿真，找出功能上的缺陷相比，后仿真主要检查时序上的问题；相比较理想状况下的rtl仿真（功能仿真、前仿真），后仿消耗时间更多，在可读性差的cell里穿梭行走，debug的难度大大增强了，而一般我们在做后仿的时候，往往也意味着离tapeout的时间很急迫了后仿的步骤：1、用时序计算工具生成时序信息存储在SDF文件中2、添加 notiming_check 列表文件到仿真工具选项中3、将SDF文件反标到设计中：在tb_top

什么是静态时序分析？在介绍什么是STA之前，我们需要了解为什么需要进行时序分析：（1）时序约束 timing constraint验证我们的设计是否达到了时序要求，也就是验证设计是否达到了我们所需要的时钟频率；通常我们会在限定的芯片速度、面积和功耗之间做出取舍，但是芯片必须满足时序约束以在所需的时钟频率工作，所以时序约束是最重要的约束.（2）操作环境我们应该确保芯片在任何操...