3、垂直 T 形异质结隧道场效应晶体管：低功耗安全系统的新选择

垂直 T 形异质结隧道场效应晶体管：低功耗安全系统的新选择

1. 引言

在过去的四十年里，半导体缩放、结构设计创新和制造技术改进显著推动了互补金属氧化物半导体（CMOS）技术的发展，带来了性能更优的集成电路。然而，器件的持续缩放引发了短沟道效应（SCEs），如栅致漏极泄漏（GIDL）、漏致势垒降低（DIBL）、热电子效应，以及亚阈值斜率限制在 60 mV/decade 等问题。为了保持良好的性能，需要探索新的技术来抑制这些短沟道效应。

在当今先进的电子设备时代，实现高性能需要大量的存储空间和超低的功耗。从 20 世纪 40 年代贝尔实验室发明第一只晶体管，到 1958 年 Jack Kilby 推出第一块集成电路，再到如今器件尺寸缩小至纳米级，硅基 CMOS 技术中的晶体管不断小型化，遵循摩尔定律呈指数级发展。但金属氧化物半导体场效应晶体管（MOSFETs）存在固有局限性，如关态高泄漏电流、栅极泄漏、短沟道效应和高亚阈值摆幅，导致晶体管小型化面临功率危机和静态功耗障碍。因此，在纳米级技术发展中，人们期待新的纳米器件出现，以提高开关性能、改善能源效率并降低电源电压。

2. 缩放：历史视角

缩放因子使纳米级器件能够以相同成本制造。但基于减小金属 - 氧化物 - 半导体晶体管物理尺寸、同时降低电源电压和功耗的传统缩放方式已接近极限。研究人员需要探索新的解决方案，推动晶体管更小、更快的发展，这需要在器件架构、新材料和纳米级图案化技术方面进行创新。

缩放是一种有规律地减小器件尺寸的方法，能在不改变输出特性的前提下，使器件占用面积最小化。它能有效解决高功耗和低封装密度等问题，使器件能在低偏置电压下工作。缩放理论的一个重要原则是，垂直和水平尺寸应按相