23、HDL 电路建模与自动综合指南

HDL 电路建模与自动综合指南

在硬件描述语言（HDL）的电路建模中，有限状态机（FSM）的建模和自动综合是非常重要的部分。本文将详细介绍 FSM 的显式和隐式状态模型、如何捕获 FSM、RAM 和 ROM 宏单元的综合以及时序约束等内容。

显式与隐式状态模型

在 FSM 的建模中，存在显式和隐式两种状态模型。

• 显式状态模型 ：程序执行完成一整轮后总是返回到同一行代码并暂停，信号或变量会保留当前状态。这种模型对于习惯使用有限状态机和可视化形式（如原理图、状态图等）的硬件设计师来说很直观。
• 隐式状态模型 ：与 Nassi - Shneiderman 图（即结构图）和流程图相关，更适合编写算法的软件程序员。每个进程中有多个同步点，模拟器执行指令直到遇到下一个暂停语句，暂停可能发生在不同的代码行，每个暂停点代表模型的一个特定状态，没有实际的状态变量，而是由暂停进程的返回地址在模拟期间承担状态的角色。

建模风格	显式状态	隐式状态
计算状态	枚举状态	-
灵感来源	数据依赖图、原理图	状态图、Nassi - Shneiderman 图