VCS+Verdi编译Vivado仿真库

最新推荐文章于 2025-03-20 17:14:39 发布

Djessie

最新推荐文章于 2025-03-20 17:14:39 发布

阅读量5.4k

点赞数 4

分类专栏： ASIC Vivado 文章标签： vcs

本文链接：https://blog.youkuaiyun.com/agdhun/article/details/106169054

版权

开发平台：VCS2017， Verdi2017，Vivado 2017.2

Vivado_HOME为实际安装Vivado的根目录，这个目录下有settings64.sh文件

传统上VCS编译Vivado编译仿真库后，只能VCS使用，在VCS2016版本及更高版本是无法利用kdb参数调用Verdi编译时使用仿真库的。

Xilinx的编译库命令是compile_simlib，参数模板如下：

compile_simlib  [-directory <arg>] [-family <arg>] [-force] [-language <arg>]
                [-library <arg>] [-print_library_info <arg>] -simulator <arg>
                [-simulator_exec_path <arg>] [-source_library_path <arg>]
                [-no_ip_compile] [-32bit] [-quiet] [-verbose]

除此之外，vivado还提供了另一个命令config_compile_simlib，用于配置vcs编译时需要的参数；

config_compile_simlib  [-cfgopt <arg>] [-simulator <arg>] [-reset] [-quiet]
                       [-verbose]

使用这个下面命令可以查看当前一些库的默认编译参数：

config_compile_simlib -simulator vcs_mx

返回的结果如

最低0.47元/天解锁文章