文章介绍了GT的时钟系统，包括TX和RX两端的时钟区域，如FPGATX接口、PCS、PMA等。TXBUFFER和RX的弹性缓冲区用于解决时钟域间的相位差，而相位锁定电路则在旁路缓冲区时起作用。时钟源如TXOUTCLK、RXOUTCLK和XCLK的选择取决于不同条件。理解这些关系对于正确配置GT至关重要。
一.概述
前面讲了GT的一些基本概念以及复位，这一节介绍GT的时钟，包括时钟间的关系。
二.时钟介绍
1.TX端
TX端可分为4个区域，分别为FPGA TX接口、PCS靠FPGA侧、PCS靠PMA侧、PMA，如下图。GTX/GTH发射器包括TXBUFFER和TX相位校准电路，以解决时钟域之间的相位差。TX相位校准电路用于TXBUFFER被旁路时。所有TX数据路径必须使用TXBUFFER或TX相位校准电路。
（1）FPGA TX接口位于TXUSCLK2时钟域内。
（2）PCS靠FPGA侧位于TXUSCLK时钟域内。
（3）PCS靠PMA侧位于XCLK时钟域内。（若使能TXBUFFER，XCLK和TXUSCLK的相位调整由FIFO完成）
（4）PMA位于TX Serial Clk时钟域内（来源于
最低0.47元/天 解锁文章
扫一扫
4903
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
