信号完整性学习笔记-IBIS模型

1.IBIS模型是一种基于V/I曲线的对I/O Buffer 快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算和仿真。

2.IBIS的优缺点：

优点：

（1）在I/O非线性方面能够提供准确的模型，同时考虑了封装的寄生参数与ESD结构；

（2）提供比结构化的方法更快的仿真速度；

（3）可用于系统板级或多板信号完整性分析仿真，可用IBIS模型分析的信号完整性问题包括串扰、反射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振荡和串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条件下的信号行为及一些用物理测试无法解决的情况。

（4）模型可以免费从半导体厂商获取。

（5）兼容工业界广泛的仿真平台。

缺点：

（1）多数芯片厂商缺乏对IBIS模型的支持。而缺乏IBIS模型，IBIS工具就无法工作。虽然IBIS文件可以手工创建或通过SPICE模型自动转换，但是如果无法从厂家得到最小上升时间参数，则任何转换工具都无能为力。

（2）IBIS不能理想的处理上升时间受控的驱动器类型的电路，特别是那些包含复杂反馈的电路。

（3）IBIS缺乏对地弹噪声的建模能力。IBIS模型2.1版本包含了描述不同引脚组合的互感，从这里可以提取一些非常有用的地弹信息。它不工作的原因在于建模方式，当输出由高电平向低电平跳变时，大的地弹电压可以改变输出驱动器的行为。

3.IBIS与SPICE的区别

（1）IBIS可用于系统级印制电路板的仿真，主要是将器件外部和I/O缓冲接口特性模型化；

         IBIS模型包含I/O缓冲器到印制电路板间的行为特性；仿真速度比晶体管级SPICE模型快10倍；IBIS模型不包含芯片内部节点的电路特性。

（2）SPICE模型可模拟芯片内部的所有晶体管，SPICE晶体管级模拟将分析全部输出缓冲器的信号路径；SPICE模型