- 博客(32)
- 资源 (4)
- 收藏
- 关注
RSS订阅原创 Memory设计基础--DRAM 内存架构
内存作为计算机系统的关键组件，在诸多领域发挥着不可或缺的作用。从日常使用的电子设备，到推动科技创新的高性能计算场景，内存都在背后提供着关键支持。：运行各类应用程序（APP）时，内存用于存储 APP 运行过程中的数据、用户操作指令以及系统运行所需的各种临时文件。：同样用于支撑系统和应用程序的运行。在进行多任务处理，如同时打开文档编辑软件、视频播放软件和网页浏览器时，内存会存储各个任务的相关数据，保证不同任务之间能快速切换和协同工作，提升用户的使用体验。
2025-02-25 22:49:12
1079
原创 PDN目标阻抗的局限与恶劣波评估
本期介绍一篇来自DesignCon2015的文章《Target Impedance Limitations and Rogue Wave Assessments on PDN Performance》。文章围绕电源分配网络（PDN）中目标阻抗评估方法的局限性展开研究，通过理论分析、模型仿真和优化求解，揭示了该方法的不足，并给出更合理的评估建议。
2025-02-22 20:17:29
897
原创 基于同步开关噪声（SSN）引入抖动模型的 DDR4 Margin精确统计评估
本文提出了利用Mask校正因子改进 DDR4 统计仿真准确性的方法，提取过程简单快速且精度合理，有效克服了统计仿真方法在处理 SSN 中 Delta-I 噪声时的局限，测量与仿真数据的良好相关性证明该方法可有效应用于 DDR4 设计。
2025-02-20 08:47:38
679
原创 DesignCon2019 Paper分享--车规芯片封装的SIPI优化（2）
上一期介绍了车规芯片PI方面面临的挑战以及优化策略，本期再重点介绍SI方面的挑战和优化策略。
2025-02-15 22:58:27
732
原创 DesignCon2019 Paper分享--Automotive 芯片封装的SIPI优化
本期分享一篇intel在DesignCon2019上发表的介绍汽车芯片封装SIPI优化的paper--《Signal/Power Integrity Optimizations In An IoT Automotive Package》,文章主要介绍汽车芯片在SIPI上面临的挑战并提出了一些优化措施。如今，消费者对于车内用户体验的要求愈发复杂多样，这促使功能强大的处理器在汽车领域得到广泛应用。到 2025 年，互联汽车市场规模预计将达到 2250 亿美元，自 2018 年起的复合年增长率为 17.1%。
2025-02-15 14:51:51
868
原创 PowerDC进行电源DC仿真
PowerDC是Cadence的一款非常好用的做电源DC仿真的工具，尤其是Powertree功能更是能够大大提高仿真设置的效率。下面为您介绍如何使用PowerDC进行仿真。
2022-12-14 12:08:25
10946
2
原创 电源DC仿真的意义
如果把电路板比作人体，那么电流则是电路板的血液，电源则是心脏完成向大脑和四肢躯干（芯片）供血的工作。可想而知电路板上由电源（VRM）到用电芯片（Sink）的供电通路，也就是PDN网络的作用有多重要了。
2022-11-02 10:59:20
3039
3
原创 PDN组成
PDN设计的目的就是为了保障芯片的电源供应稳定可靠，主要包含两部分内容：（1）电流从VRM输出到芯片端由于直流电阻的存在会产生一个IR drop；（2）VRM和芯片的高频电流需求使得电源产生电压噪声。IR Drop与PDN的直流电阻有关，电源噪声和PDN的交流阻抗相关。电流一定的情况下电阻和阻抗越小IR Drop和电源噪声越小。
2022-09-11 20:18:31
6678
1
原创 电源完整性概述
电源完整性（PI）是指电源波形的质量，研究的是电源分配网络（Power Distribution Network，简称PDN），并从系统供电网络综合考虑，消除或者减弱噪声对电源的影响。电源完整性的设计目标是把电源噪声控制在一个很小的容差范围内（如...
2022-08-19 08:43:07
7945
原创 信号完整性（SIPI）学习--23--介质损耗
随着信号速率的进一步提高，传输线的各种损耗都会有所增加，高频情况下介质损耗甚至超过导体损耗成为传输线的主要损耗源。
2022-05-17 22:49:29
7065
3
原创 信号完整性（SIPI）学习--22--传输线的损耗（1）
损耗是传输线的一个非常重要的效应，传输信号的速率越高损耗的作用越明显。尤其对于串行的serdes链路，如何最小化损耗、选择合适的板材和铜箔往往是高速传输成败的关键。本节重点介绍一下传输线的损耗。这里将的损耗是插入损耗，并没有包含由于阻抗不连续导致反射产生的回波损耗。...
2022-05-14 11:55:48
7314
2
原创 信号完整性（SIPI）学习--21--串扰
目前的硬件产品面临着高密、高速的挑战。封装尺寸越来越小，板级布线密度越来越高；总线接口的时钟频率不断提高，数据速率不断提高，时序余量越来越小。同时信号的边沿越来越陡，信号之间相互干扰越来越严重。
2022-05-07 22:29:41
10840
3
原创 信号完整性（SIPI）学习--20--返回路径
信号不只是在信号路径中传输，需要通参考平面提供电流返回路径才能完成从驱动到负载之间的传输。因此，研究传输线、设计好PCB、解决SI问题不能只关注信号路径，同样需要处理好信号的返回路径。而很多人在设计的时候往往会只关注信号路径而忽视了返回路径。这一节介绍一下返回路径处理不好会有什么影响。
2022-04-25 23:10:51
8900
原创 信号完整性（SIPI）学习--19--终端端接
源端匹配的作用就是：即使终端没有匹配，信号到达终端发生反射，返回的到源端的反射信号也会由于源端阻抗匹配而不会发生反射，从而消除了二次反射和多次反射的影响。而终端端接则是让终端负载阻抗与传输线阻抗相匹配，使得初始电波进入到传输线直至到终端被接收器件接收一直处于匹配状态整个传输过程中都不会发生反射。
2022-04-14 22:09:12
5910
2
原创 信号完整性分析学习--18--源端匹配
信号在驱动器和接收器之间传输时由于源端和末端反射的存在就会导致多次反射，反射的结果就是导致接收端的波形产生严重的过冲和振铃。当过冲超过接收器的规范要求就会对器件寿命产生影响；过冲过大也会导致信号链路上产生远高于信号频率本身的高频分量，从而导致更加严重的EMI问题，这也可能导致系统设计失败；当振铃过于严重就会影响信号的有效位宽和噪声裕量，有效位宽的减小会导致信号建立保持时间裕量的不足，噪声裕量减小会导致信号信号抗干扰能力的降低，串扰和电源噪声都可能导致信号的误判。因此可以说控制传输路径上的反射是信号完整性分析
2022-04-10 22:10:29
8133
3
原创 信号完整性分析学习--17--反射
上一节重点介绍了传输线的阻抗的概念，这是分析传输线的基础，也是信号完整性的基础。这一节重点介绍最重要的传输线效应--反射，以及如何消除反射的影响。上一节的最后，讲到输入阻抗概念的时候，我们已经知道负载端阻抗与传输线的阻抗的匹配是非常重要的。但上一节的分析是基于电磁场理论的推导，推导过程是在理想传输线的前提下进行的。而在实际的电路中从驱动器件到接收器件的信号传输的通道由很多部分组成，包括DIE上的RDL、封装内部的bond wire或者bump、subs...
2022-04-02 23:10:26
14115
4
原创 信号完整性分析学习--16--传输线效应
传输线效应说到传输线效应，大多数人都会想到一个经验法则，那就是：“当互连线的长度大于1/6倍的信号上升时间的空间延伸时，互连线就体现出传输线效应。” 上升时间越小越容易体现传输线效应。 由此可见，同一根互连线，它是否体现传输线效应，要看它要传输什么样的信号。下图所示，一根延时为15ps的互连线，当它传输上升时间为60ps的信号时就会体现传输线效应；当它传输上升时间为180ps的信号时就不体现传输线效应。
2022-03-30 23:17:41
5581
1
原创 信号完整性分析学习--15--传输线
返回路径不可或缺，它可能以以下几种方式存在：它可以是平面：可以是地平面、也可以是电源平面；还可以是走线：可以是相邻布线，通过产生串扰的方式干扰其它信号；可以是差分布线，P、N互为回流路径。也可以是其它互连结构：如过孔、散热器、结构体的外壳等等。
2022-03-27 22:51:45
4621
原创 信号完整性分析学习-14-传输通道
对于无源链路的建模做如下总结：第一，建模的过程中必须保证模型的准确度，也就是模型必须能够准确的反映无源链路的真实特征。这就要求SI工程师能够根据所设计的总线接口的特性选择合适的仿真建模方法（hfss建模端口的设置）以及软件工具（2D、2.5D、3DEM工具）。第二，无源链路的性能要能够满足信号带宽的要求。SI工程师需要通过对模型进行仿真优化使模型在信号的带宽范围内具有良好的损耗和反射性能，如果无源链路的性能不能满足要求，工程师就需要对无源链路的材料或者结构进行调整以提高模型带宽。
2022-03-25 23:46:53
2773
原创 信号完整性分析学习--13--IBIS模型（2）
IBIS模型除了用于SI仿真，我们还可以从IBIS模型中得到一些有用的东西，如信号上升时间，输出阻抗以及封装延时等等。从IBIS模型中可以获得信号上升时间信息IBIS模型中的关键字[Ramp]定义了buffer输出的上升下降沿的斜率。如下为micron的DDR3芯片的DQ_34_1600的[Ramp]语句。用 dv_r表示将R_load 接地情况下，逻辑电平状态（由低到高）转换的 20％到 80％的摆幅大小。由DDR3 的IO电压为1.5V可...
2022-03-08 22:08:53
6104
2
原创 信号完整性分析学习--12--IBIS模型
前面说过信号完整性分析的三要素包括：信号、驱动接收器件和信号的传输通道。之前讲了信号的时域、频域特性，各种常见的电平标准其实就是驱动和接收芯片的基础知识。这一节我们将介绍有关IBS模型的知识，后面我们将会逐渐的接触信号完整性仿真分析的内容。IBIS模型简介 IBIS（Input/Output Buffer Informational Specifation）是用来描述 IC 器件的输入、输出行为特性的文件。在IBIS模型里包含的核心内容就是在给定负载情况下...
2022-03-08 12:58:36
7372
原创 从零开始学习信号完整性--11-电平标准（4）
实际的产品开发中往往存在不同电平接口互连的需求。不同电平接口有着不同的输入输出特性，要想数据在驱动器和接收器之间能够正确的传输往往需要对驱动器或者接收器外围电路进行一些特殊配置。前面章节已经介绍了TTL、CMOS等低速电平不同接口之间的互连，主要考虑的是输出阈值电平和输入阈值电平的匹配。下面将介绍PECL、CML、LVDS等高速差分电平接口的互连问题。
2022-03-02 22:47:08
4064
3
原创 从零开始学习信号完整性-9-电平接口（2）
今天介绍HSTL、SSTL和ECL电平HSTL电平HSTL（High – speed Transceiver Logic）、SSTL (Stub Series Terminater Logic)电平都是应用于存储器接口的单端信号电平，它们的输入输出结构都有很大的相似之处。HSTL电平应用于大部分SRAM以及QDR、QDRII SRAM高速存储器接口，支持工作频率一般都在200MHz以上。工作电压HSTL电平的输出是反相器结构，输入是差分结构其中一个输入端接输入信号另一个在芯片内部连接到外部由
2022-02-27 22:13:31
9836
3
原创 从零开始学习信号完整性（SIPI）--8 电平标准
在介绍IBIS模型之前，有必要先讲一下各种电平标准，这样有助我我们更好的完成信号完整性仿真和分析。驱动和接收器参数在介绍各种电平接口前需要介绍一些概念：驱动器：1：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。也就是说输出高电平的最低值可能会达到Voh。2：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。也就是说输出低电平的最高值可...
2022-02-24 09:00:01
6990
3
原创 从零开始学习信号完整性--7-SI分析仿真
当我们确定了要分析的信号的信息（包含速率、接口电平、上升时间等等）、以及驱动器和接收器型号之后，我们就可以计算得到信号的带宽。一般来说芯片厂家提供的仿真模型无论是IBIS还是Spice模型都是很信号带宽相匹配的。比如说一个器件的IBIS模型中肯定不会包含serdes信号的模型，如果器件中有serdes接口厂家肯定会提供Spice或者IBIS-AMI模型供仿真使用。也就是说芯片厂家提供的仿真模型的带宽一般情况下要比模型中包含的信号带宽要高，我们是可以放心使用的。
2022-02-22 08:33:22
11592
8
原创 从零开始学习信号完整性--6-带宽
除了信号自身有带宽外，信号传输路径----互连线、以及各种仿真模型、测试仪器设备都有自己的带宽。可以说带宽不仅是联系时域和频域的桥梁，也是连接信号与传输通道，仿真与测试之间的桥梁。
2022-02-20 22:55:37
4341
2
原创 从零开始学习信号完整性（SIPI）--5 信号的带宽
带宽的概念就把信号的时域特征和频域特征联系在了一起。带宽和上升时间的关系如下：BW=0.35Trise，其中，BW表示信号带宽，Trise表示信号20%-80%上升时间。很多器件输出buffer给出的都是10%~90%上升时间，此时带宽BW = 0.5Trise。需要注意这里介绍的带宽和上升时间的关系为经验公式，在实际的设计中最好能够留出一定的裕量。
2022-02-19 22:39:13
9381
13
原创 从零开始学信号完整性（SIPI）--4 时域和频域
信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。主要表现在信号反射、串扰、开关噪声、地/电源弹、损耗、容性负载、电磁干扰等因素对信号质量以及总线时序的影响。低速系统中这些问题并没有表现出来，而到了高速系统我们将不能忽视这些信号完整性问题了。
2022-02-17 09:22:48
5936
5
原创 从零开始学信号完整性（SIPI）--3 SI面临的挑战以及基于SI的设计方法
信号完整性面临的挑战早在十几年前信号完整性还并没有进入硬件工程师的视野，工程师对付干扰、噪声等问题的“三大法宝”就是接地、滤波、屏蔽，这种仅凭工程师的经验的做法显然非常粗放。当时的数字系统工作频率大多都在100MHz以下，信号的上升时间也都由几个纳秒，信号完整性的问题并不严重；当时的数字系统的电平标准大多是TTL、CMOS电平信号线有着很大的噪声裕量不必担心电源噪声的影响；当时的芯片功耗也没有像现在一个CPU、DSP动辄就几十瓦的功耗，不必担心电源通流能力和电压降的问题；当时芯片的接口电压、核电压并没有
2022-02-15 22:53:24
14038
2
原创 从零开始学习信号完整性（SIPI）--2
上一节我们已经谈过，信号完整性研究的是如何使驱动器输出的信号传输到接收器件并被正确的接收。信号完整性的三要素包含了：信号、驱动接收芯片、传输通道。这其中信号是主体，我们要做的主要工作就是设计好信号的传输路径为信号的正确传输扫清障碍。要做信号完整性分析与设计首先要了解信号的特性，以及信号质量的判别标准。对一个信号进行描述通常需要如下几个指标：信号特性的描述摆幅：信号从低电平到高电平之间的电压差，对于单端信号通常由信号的供电电压决......
2022-02-15 09:00:00
21089
14
原创 从零开始学习信号完整性（SIPI）--１ 简介
信号完整性就是研究如何让驱动芯片发出的信号经过传输通道被接收芯片正确接收的学问。信号完整性包含了三个要素：信号：是被传输的主体，我们首先要了解、熟悉信号的特性。芯片：分为驱动芯片和接收芯片，信号完整性工程师就是要实现信号在驱动芯片和接收芯片之间的正确传输。传输通道：是传输信号的介质，是信号所走的“路”。如何实现信号的正确传输呢？那就要信号完整性工程师为信号“修路”、“搭桥”。
2022-02-13 23:02:19
35323
12
PDN目标阻抗的局限与恶劣波评估
2025-02-22
基于同步开关噪声（SSN）引入抖动模型的 DDR4 Margin精确统计评估
2025-02-20
车规芯片SIPI优化策略
2025-02-16
信号完整性学习--S参数基础知识
2022-06-30
基于信号完整性（SIPI）的设计流程
2022-04-03
如何使用磁珠和电感进行模拟电源PDN（电源滤波）设计
2022-02-21
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人