vivado与modelsim联合仿真遇到的问题1

最新推荐文章于 2024-07-16 10:16:21 发布
原创 最新推荐文章于 2024-07-16 10:16:21 发布 · 2.4k 阅读 · 6 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga #verilog

本文介绍了解决Vivado在Runsimulation后卡在executinganalysisandcompilationstep的问题方法。当遇到此问题时，通常是因为代码存在某些错误，这些错误在Vivado编译时未被发现但在Modelsim中无法通过。解决方法为取消当前操作，并检查TclConsole中的错误提示，根据提示修改代码后重新运行仿真。

Run simulation之后，一直停留在executing analysis and compilation step...下，不自动跳转到modelsim,如下图所示

这时说明vivado中编写的代码有问题，在vivado中编译时不显示，但是modelsim不允许这种错误，无法跳转。Cancel之后，要查看Tcl Console中出现错误的地方，按要求改正,再重新Run simulation即可打开。

 

 

王小丧
关注
Xilinx VIVADO 仿真时无法调用 ModelSim 失败的解决办法
FPGA萌新的博客
03-13 6552
自从学习FPGA以来，按照惯例，都是使用VIVADO调用ModelSim来仿真，这样可以在仿真的同时继续修改代码，并且根据同组的人说，ModelSim仿真貌似还快一点（虽然用ModelSim+ i9-9900k，有时候仿真跑一天也跑不完(๑′ᴗ‵๑)❤） 但是有调用，就有调用失败的时候，有的时候会报错，那就很简单了，根据报错进去看看log文件，按照log文件修改就好了，但是有的时候一直卡在下面这里...
vivado与modelsim联合仿真
最新发布
Thousand_drive的博客
02-28 2247
vivado自带的xsim仿真器其实已经可以满足大部分的仿真需求，但是我在进行图像仿真时通过系统函数$fopen(PIC_PATH,“rb”);来打开bmp图像一直报错，返回值-20000，网上找了一圈没有解决，已经排除是路径问题，相同的代码通过modelsim可以正常仿真，但每次都要单独打开modelsim比较麻烦，所以这里记录一下vivado和modelsim联合仿真的步骤。仿真在数字电路设计中是必不可少的工具，它有助于验证设计的功能和性能，发现和纠正错误，优化设计流程，提高设计效率和质量。
解决Vivado2017.4与ModelSim10.6联合仿真打不开仿真界面，Run Simulation窗口一直加载的问题
ZPFaaaa的博客
05-25 1801
解决Vivado2017.4与ModelSim10.6联合仿真打不开仿真界面，Run Simulation窗口一直加载的问题
Vivado和modelsim联合仿真出现问题
weixin_43606771的博客
05-19 7367
出现以下提示： User Exception: The file specified with the MODELSIM environment variable does not exist! Please set this variable to an existing modelsim.ini file location. 原因：环境变量没有设置 解决： 1.添加用户环境变量 2.环境变量名：MODELSIM，环境变量的值为：modelsim安装路径下modelsin.ini文件，如D:\modelt
vivado与modelsim进行联合仿真时出现库编译出错的解决方法
qq_41371987的博客
07-27 3694
  本人使用的vivado的版本是2019.1在与modelsim_d10.6c.进行联合仿真时总会出现库编译出错。我在这里给大家讲讲我出现的问题，以及解决方法。 出现ldpc_v2_0_2库报错问题   这个是由于使用的modelsim的版本是d的版本该版本是32位的将其换成se的版本就能解决。 出现其它库编译不成功   这是由于vivado2019.1要与 modelsim_se10.7以上的版本才能进行联合仿真。将modelsim版本换成modelsim_se2019就解决了该问题。 ...
Vivado和modelsim的联合仿真
weixin_61678911的博客
04-26 1438
使用的vivado版本为2018.3 modelsim的版本为10.6d-SE，亲测有效，目前在使用。 Tools——Compile Simulation Libraries 本人的设置如下；Compiled library location目录是vivado的安装目录下创建一个名为lib的文件夹 Simulator executable path是modelsim的安装目录到win64文件夹即可 其他设置按如图所示即可，点击Compile。 接下来就是漫长的等待过程，大概要花费四十
Vivado与Modelsim联合仿真时一直跳转不过去问题
qq_56969733的博客
10-10 1160
最终时序只会越调越乱，同时对于大量数据调试使用Vivado自带仿真器电脑性能差点的也会超级无敌卡，这时候使用Modelsim进行联合仿真的作用便凸显出来了，但有的朋友可能也会遇到和我一样的问题，仿真时总是跳转不过去卡在了Vivado软件界面，此时若你相信他能转出来那么你点击Background,然后就不要想这个事情了坐等下班，今天放松一下眼睛（开玩笑的）。言归正传，我们该如何解决这个问题呢，其实解决的方法很简单，话不多说直接上图。，否则就会一直卡在如图二的情况。
vivado与modelsim的联合仿真教程.pdf
08-25
在现代数字电路设计和验证中，使用Vivado与ModelSim进行联合仿真是一种常见且高效的实践。Vivado是由Xilinx推出的一款集成设计环境，广泛应用于FPGA和SoC的设计中，它集成了强大的综合、实现和仿真工具。ModelSim是...
vivado和modelsim联合仿真
m0_50793313的博客
01-15 7477
Language可以选择VHDL、verilog或者两者都编译出来，Compile Xilinx IP则是对所有的IP核都生成仿真库，但有时候仿真的都是自己写的代码，不涉及IP核的话，也可以不编译。建议现在vivado上进行综合，检测语法错误，然后点击simulation->Run Simulation->Run Behavioral Simulation即可自动弹出modelsim，如果不能自动弹出可以检查是否已经将modelsim加入环境变量。当你编译仿真库时，vivado会有提示的。
VIVADO和MODELSIM联合仿真编译库问题
YQBbee的博客
02-16 3596
初次在VIVADO中使用MODELSIM仿真器，或仿真时由于编译库问题报错，可进行如下步骤，个人经验，源于百度，如有问题，请多多指教。
vivado 2018.2与modelsim的联合仿真
08-27
vivado 2018.2 与 modelsim 的联合仿真 Vivado 2018.2 是 Xilinx 推出的 FPGA 设计工具，提供了强大的设计和仿真功能。然而，在使用 Vivado 2018.2 时，用户可能会发现其自带的仿真工具速度较慢。为了提高仿真速度...
Vivado联合modelsim仿真时modelsim一直打不开
weixin_42306014的博客
07-20 4900
Vivado联合modelsim仿真时modelsim一直打不开 vivado联合modelsim仿真时modelsim一直显示executing analysis and compliation … 1.怀疑是vivado没有指定modelsim为仿真软件造成的，然后在设置里面从新指定了路径，并且从启了vivado软件，结果仍然是一样。 2.怀疑是modelsim破解不完全，然后从新破解了modelsim软件，再从vivado打开仿真，结果同上！ 3.打开modelsim从新建立工程对源文件进行独立编译
vivado生成modelsim联合仿真库报错解决方法
weixin_43462344的博客
07-16 2738
1、如果报的错误很多，有可能是vivado和modelsim的版本不匹配，这个可以通过xilinx官方文档ug973查看，通过选择不同版本文档查看不同vivado版本支持的modelsim仿真。首先要把对应的modelsim.ini文件中的VoptFlow参数置为1，再次生成仿真库，如果还不行可以用everything搜一下modelsim.ini，把不在modelsim安装文件夹下的modelsim.ini都删除，这样应该就好了。我在使用中就遇到这两个问题，写出来让大家避坑。
vivado2020.1 & modelsim 2020.4 联合仿真出错个例
followless的博客
08-25 1137
1： 安装了vivado2020.1 &modelsim 2020.4，设置tools选择仿真工具是modelsim后，可以打开。那么就把独立modelsim仿真的工程文件夹，在xx.sim\sim_1的wordk文件夹和.mpf文件删掉。3：那么尝试修改modelsim.ini，方法就是把生成库里面modelsim.ini相关地方拷贝到modelsim安装目录下的modelsim.ini对应地方（此文件该地方是空的）首先vivado和modelsim是有版本关联的。
关于在vivado中调用modelsim仿真突然出错的解决方法之一
brave_xiaojie的博客
08-08 3547
关于在vivado中调用modelsim仿真突然出错的解决方法之一 当在用vivado调用modelsim仿真时，偶尔会出现，之前仿真都很正常，但是突然替换了一个代码文件或者是改了一些什么无关紧要的代码后，仿真一直无法正确调用。 对此我解决此问题常用的方法有： 1，保留源代码以及仿真文件，重新创建工程然后仿真，一般都能恢复到正常仿真工作； 2，如下图所示：选择Reset s...
Vivado联合modelsim仿真卡在executing analysis and compilation step阶段
qq_43811597的博客
10-29 3849
三、如果上面步骤都对了，还是不行，就点击setting里面的restore，然后重新打开工程，或者将仿真题改成vivado自带的，跑一遍仿真，如果还是不行，那只能说没救了，但是一般如果vivado的仿真跑不出来，肯定是仿真文件有错，就去按照提示改一下，然后能跑之后，再去换回modelsim就可以。总的来说，vivado联合modelsim有问题，一般只有两个方面，仿真文件有错，但没有报错，可以在modelsim里面单独打开仿真文件，编译一下，一般也就会发现了。
vivado报错（一）vivado与modelsim联合仿真报错
EfunStudy的博客
12-07 2854
根本原因是混合语言库声明顺序不正确。问题可能发生在布尔信号或std_logic_vector信号上，因为VHDL和Verilog之间不存在1:1映射。2.在modelsim命令行使用如下代码，作用是设置Verilog库的优先级高于VHDL。注意：根据问题描述修改位宽是解决不了问题的，因为问题不是位宽不匹配。常见情况是在仿真时选择了混合语言，导致的端口位宽不匹配。1.将混合语言换成单一的语言仿真。根据自己使用的语言选择。
Vivado关联Modelsim仿真时一直卡在Executing analysis and compilation step...的解决
YprgDay的博客(Yuan make progress everyday)
07-16 1919
Vivado关联Modelsim仿真时一直卡在Executing analysis and compilation step...的解决。
记录vivado2019.2和modelsim2019联合仿真配置中的问题
Ts6666的博客
09-22 1465
记录vivado2019.2和modelsim2019联合配置中的问题
Vivado与ModelSim联合仿真教程：设置与常见问题
"该文档详细阐述了如何在Vivado环境下与Modelsim进行联合仿真，以及如何解决在仿真过程中遇到的问题。" 在FPGA设计中，联合仿真是一种常用的方法，它能够结合Vivado的强大设计环境和Modelsim的优秀仿真功能。...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值