高速外设互连接口（Peripheral Component Interconnect express, PCIe）- Device/Link Control Register

已于 2024-08-03 12:01:54 修改
阅读量233 收藏
点赞数
CC 4.0 BY-SA版权
分类专栏： 标准总线接口协议 文章标签： express fpga开发 数字IC
于 2024-07-31 20:38:59 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Starry__/article/details/140832047
了解本专栏 订阅专栏 解锁全文 超级会员免费看
高速外设互连接口（Peripheral Component Interconnect express, PCIe）
Starry__的博客
04-28 963
目录1. Introduction2. Transaction Layer3. Data Link Layer4. Physical Layer 1. Introduction 2. Transaction Layer 3. Data Link Layer 4. Physical Layer
高速外设互连接口（Peripheral Component Interconnect express, PCIe）- Layering
Starry__的博客
05-16 448
原文地址PCIe总线的分层结构如下，包括应用层（Device Core）、事务层（Transaction Layer）、数据链路层（Data Link Layer）、物理层（Physical Layer）。各层级的功能如下：● 应用层（Device Core）：根据用户协议形成报文● 事务层（Transaction Layer）：发端将应用层发来的报文头加上帧头Header、尾加上ECRC（End-to-end CRC），形成（Transaction Layer Packet，TLP）发送给链路层。
【PCIE】Device Control Register (Offset 08h)
逆风水手的博客
07-12 2033
（最大传输负载大小）是PCI Express设备控制寄存器中的一个位域，用于设置设备支持的最大传输负载的大小。PCI Express使用数据包（Packet）来传输数据，而数据包由头部和有效载荷（Payload）组成。有效载荷是实际要传输的数据部分。最大传输负载大小定义了设备可以支持的最大有效载荷大小。在"Maximum Payload Size Supported"（MPSS）位域中，[2:0]表示3个比特位，用于编码支持的最大传输负载大小的取值。通常情况下，可能的取值包括：000: 128字节。
PCIE配置空间设置
一个码农的足迹
07-12 1万+
通过设置pcie配置空间重新训练链路速率
PCIe功耗管理（三）ASPM机制
muyiwushui的博客
04-13 1万+
通常情况下，处于D0状态的设备会保持其Upstream链路处于L0状态；而ASPM为D0状态定义了一种协议，可以将链路置于低功耗状态，同时指示另一端同样及那个第功耗。ASPM可以动态降低链路功耗，实现比只有软件控制更细致的电源管理。 相关寄存器 Link Control Register寄存器: 寄存器域 描述 Active State Power Management (ASPM) Control 00b：关闭ASP...
PCIe扫盲——PCIe错误源详解（二）
zsmcdut的博客
09-08 4379
转：http://blog.chinaaet.com/justlxy/p/5100057799 这篇文章主要介绍事务（Transaction）错误、链路流量控制（Link Flow Control）相关的错误、异常的TLP（Malformed TLP）以及内部错误（Internal Errors）等。 事务（Transaction ）错误 事务错误主要包括不支持的请求（Unsupported Request）、
PCIE系统标准体系结构解读(九)：PCIe配置
小仲0630的博客
06-26 9160
1.12 PCIe配置 1.12.1 配置概述 系统首次启动时，配置软件还没有扫描过PCIe结构，因而不知道机器的拓扑结构。配置软件唯一知道的是在根联合体内存在着主机/PCI桥，总线0直连到该桥的下游。由于还没有扫描过总线0，因此系统不知道在根联合体上存在着多少个PCIe端口。扫描PCIe结构以找出其拓扑的进程称为枚举（enumeration）。 1.12.2 每种功能实现一组配置寄存器 当处理器执行软件命令时，根联合体会发起配置事务来读或写某种功能的配置寄存器。通过访问这些寄存器可以发现某种功能是
PCIe设备识别全攻略：彻底解决S3IP-OCM兼容性问题
本文系统阐述了PCIe协议基础与设备枚举机制，分析了物理层、数据链路层与事务层在设备识别中的作用，并深入解析BIOS/UEFI与操作系统阶段的设备枚举流程。针对S3IP-OCM模块的兼容性问题，本文结合实际案例探讨了设备...
linux驱动 pcie 框架_【原创】Linux PCI驱动框架分析（一）
weixin_39974932的博客
12-21 627
背景Read the fucking source code! --By 鲁迅A picture is worth a thousand words. --By 高尔基说明：Kernel版本：4.14ARM64处理器使用工具：Source Insight 3.5， Visio1. 概述从本文开始，将会针对PCIe专题来展开，涉及的内容包括：PCI/PCIe总线硬件；Linux PCI驱动核心框架...
深入解析PCIe协议分层架构：物理层与数据链路层协同机制全揭秘
![深入解析PCIe协议分层架构：物理层与数据链路层协同机制全揭秘]...PCIe（Peripheral Component Interconnect Express）采用高度模块化的分层架构设计，主要包括事务层、数据链路层和
PCIE学习笔记（四）Xilinx FPGA PCI Express 硬核配置
gostman的专栏
03-09 1万+
目录 2.3.2 配置核IP生成 2.3.2.1 Base模式 2.3.2.2 Advanced模式 本文主要介绍Xilinx 7系列FPGA的 IP 核配置与应用，使用的工具版本为VIVADO 2019。 2.3.2 配置核IP生成 打开VIVADO工具，点击 IP Catalog 搜索“PCIE”,双击打开”7 Series Integrated Block for Express(3.3)”.在7系列的PCIe IP核的配置包括两种模式：Base模式和Advanced模式，接下来我们主要介
一文轻松使能Linux PCIe的ASPM
最新发布
1042484520@qq.com（邮箱）
06-24 5936
PCIe总线的电源管理包含ASPM(Active State Power Management)和软件电源管理两方面内容。所谓的ASPM是指PCIe链路在没有系统软件参与的情况下，由PCIe链路自发进行的电源管理方式。如下是PCIe的ASPM的状态机，其L1是强制性的规定，而L0s是可选的。
PCIe总线-配置空间介绍（三）
非专业业余程序员
04-21 9834
配置空间是PCIe设备/桥的标识符，其保存了设备/桥的信息。主机在枚举设备/桥的时候需要先访问配置空间，获取设备厂家、型号、类型、所需资源等信息，然后再分配资源，最后才能访问PCIe设备的存储或IO地址空间。PCIe总线规定了三种类型的配置空间，分别是PCIe Agent设备使用的配置空间、PCIe桥使用的配置空间和Cardbus桥片使用的配置空间，本节只介绍前两种。
PCIe 链路训练状态机（LTSSM）基础
热门推荐
程序员仓库
04-21 3万+
LTSSM：Link Training and Status State Machine 下图展示了 LTSSM 的顶层状态（顶层状态下包含子状态）： LTSSM 包含 11 个顶层状态：Detect、Polling、Configuration、Recovery、L0、L0s、L1、L2、Hot Reset、Loopback 和 Disable。这些状态可以分为 5 类： Link Training states（链路训练状态） Re-Training（Recovery）state（重训练状态） Sof
ASPM介绍
fell_sky的博客
01-12 1万+
aspm是pcie的一种省电模式。涉及到的寄存器主要是pci配置空间的如下3个寄存器。 （以下已usb 3.0 控制器的pci配置空间为例子： 其中： link capabilities register [11:10]是活动状态链路的PM支持位。 [11:10] = 00保留。[11:10]=01表示支持L0s。[11:10]=10又保留了。[11:10]=11表示同时支持L0s和L1。设备也使用[14:12]和[17:15]来指示L0s和L1的退出延迟。 link control regis
PCIe学习笔记之pcie结构和配置空间
kunkliu的博客
09-25 9998
PCIe概述 PCI Express，是计算机总线PCI的一种，它沿用现有的PCI编程概念及通信标准，但建基于更快的串行通信系统。 PCIE总线使用的是高速差分总线，并采用端到端的连接方式， 现在的高速总线基本上都是串行总线，这样可以使用更高的时钟频率。 当前pcie协议支持到5.0版本，不同PCIe版本对应的传输速率如下： P...
NVMe开发——PCIe复位
飞鹤的程序员人生
03-01 6198
简介PCIe中有4种复位机制，早期的3种被称为传统复位(Conventional Reset)。传统复位中的前2种又称为基本复位(Fundamental Resets)，分别为冷复位(Cold Reset)，暖复位(Warm Reset)。第3种复位为热复位(Hot Reset)。第4种复位被称为功能级复位(Function Level Reset)，出现在PCIe 2.0规范中。传统复位。
PCI软件接口
faxiang1230的专栏
05-09 3545
软件开发应知的PCI接口
PCIE扫盲转发-理解
penjoy的脚印
06-26 3103
错误类型分为：correctable errors （可被硬件识别并自动校正和恢复）和uncorrectable error（分为non-fatal和fatal），non-fatal由设备驱动软件处理，且链路可恢复数据一般不会丢失，fatal只能由os处理，且一般需要复位，数据会丢失。物理层：8b/10b编解码异常；错误报告（Error Reporting）：通知系统错误发生，pcie中发生错误的设备会通过错误消息逐级将错误发送至root，root接收到错误消息后会产生对应的中断通知os。
研华PCI/PCIE-1203 EtherCAT使用手册
- **PCI接口**: PCI（Peripheral Component Interconnect）总线是一种早期的计算机总线标准，用于连接主板与各种扩展卡。 - **PCIE接口**: PCIE（PCI Express）是PCI的更新换代产品，具有更高的数据传输速率和更好的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值