USART - Design Flow

Starry丶

已于 2024-07-27 12:23:53 修改

阅读量797

点赞数

CC 4.0 BY-SA版权

分类专栏：标准总线接口协议文章标签：嵌入式硬件数字IC IC验证

于 2022-05-25 23:22:20 首次发布

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/Starry__/article/details/124976023

标准总线接口协议专栏收录该内容

53 篇文章 ¥39.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了USART的设计流程，包括波特率时钟生成、发送器、接收器的FSM设计和时序设计，以及如何在顶层模块中整合USART与APB接口。在接收器部分，特别强调了同步串口的采样时序问题和解决办法，同时提供了测试 bench 的回环测试方案。

目录

1. baud_clk_gen
- 1.1. RTL Coding
2. usart_tx
- 2.1. FSM Design
- - RTL Coding
3. usart_rx
4. usart
- 4.1. RTL Coding
5. Testbench

可以参照uart进行设计，但是还是那句话——设计好再写代码！设计好再写代码！着急写代码是吧，着急写就白想活着！

1. baud_clk_gen

根据波特率分频出一个sck时钟，注意使用ODDR实现了时钟移相180°，以实现下降沿驱动

1.1. RTL Coding

module baud_clk_gen#(
	parameter	BAUD_RATE	=	12500000,
	parameter	PCLK_FREQ	=	50000000
	)(
		input	prstn_sck,
		in

了解本专栏

超级会员免费看

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

打赏作者

Starry丶 你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20

扫码支付：¥1

获取中

扫码支付

您的余额不足，请更换扫码支付或充值

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。