时钟源和主时钟(SYSCLKOUT)
- 外部晶振:通常使用外部晶振(如 20 MHz)作为主要时钟源。
- 内部振荡器:还可以选择内部振荡器(INTOSC1 和 INTOSC2),适合无需高精度外部时钟的应用。
- PLL(锁相环):
- 提供倍频功能,将外部晶振频率倍增以生成更高的系统时钟频率。
- TMS320F28335 的最大系统频率为 150 MHz。
- 配置时需要通过 PLLCR 寄存器设置倍频因子,同时需要注意锁定时间。
内部时钟
锁相环
- 锁相环或锁相环 (PLL) 是一种控制系统,可生成输出信号,其相位相对于输入信号的相位是固定的。保持 input 和 output 相位为 lockstep 也意味着保持 input 和 output 频率相同,因此锁相环也可以跟踪 input 频率。通过集成分频器,PLL 可以产生一个稳定的频率,该频率是输入频率的倍数。
-
这些 properties 用于 clock synchronization, demodulation, frequency synthesis, clock multipliers,以及从嘈杂的通信通道恢复信号。自 1969 年以来,单个集成电路可以提供完整的 PLL 构建块,如今的输出频率从几十赫兹到几千兆赫兹不等。因此,PLL 广泛用于无线电、电信、计算机(例如在微处理器中分配精确定时的时钟信号)、并网逆变器(用于将直流可再生资源和存储元件(如光伏和电池)与电网集成的电子电源转换器)和其他电子应用。
-
相关器件:锁频环 (FLL) 是一种电子控制系统,可生成锁定到输入或 “参考” 信号频率的信号。[1]该电路将受控振荡器的频率与参考频率进行比较,自动升高或降低振荡器的频率,直到其频率(但不一定是相位)与参考频率匹配。
-
外设时钟
- 外设时钟由 SYSCLKOUT 分频后提供,通过寄存器(HISPCP、LOSPCP)控制。这允许为不同的外设设置合适的时钟频率,从而优化性能和功耗。
看门狗
工作原理
- 看门狗定时器从预设值开始递减计数。
- 如果计数到零且未刷新,触发复位或中断。
- 系统通过定期向看门狗写入特定值来“喂狗”(清除计数器),以防止溢出。
相关寄存器
- 常见外设及其时钟特性:
外设模块 | 时钟来源 | 时钟配置寄存器 | 特性及应用 |
---|---|---|---|
ADC | SYSCLKOUT 或其分频信号 | ADCCTL2.ADCNONOVERLAP | 时钟速率决定采样频率,最大速率 12.5 MSPS |
ePWM | SYSCLKOUT | - | 驱动电机、PWM 控制信号 |
eQEP/eCAP | SYSCLKOUT 或外部时钟 | - | 编码器接口、捕获输入事件 |
SPI | SYSCLKOUT 分频 | SPIBRR | 最大速率取决于时钟源配置 |
I2C | SYSCLKOUT 分频 | I2CPSC/I2CCLKL/I2CCLKH | 时钟决定 I2C 的速率(如 100kHz) |
UART | SYSCLKOUT 分频 | SCIHBAUD/SCILBAUD | 配置波特率分频器 |
CAN | SYSCLKOUT 或外部时钟 | CANBTC | 用于工业通信 |
时钟管理寄存器
寄存器名称 | 功能描述 |
---|---|
PLLSTS | 控制和监测 PLL 的状态 |
HISPCP | 配置高速外设(如 SPI)的时钟分频值。 |
LOSPCP | 用于设置低速外设(如 ePWM、eCAP)的时钟分频值。 |
PLLCR | 配置 PLL 倍频因子 |
SYSCTL_REGS | 提供外设启用/禁用和时钟配置的寄存器 |
XCLKOUT | 配置外部时钟输出的频率和信号 |
外设时钟配置示例
功能模块使能配置
设置 HISPCP
150 / 6 = 25 M 150/6=25 M 150/