【SystemVerilog基础】关联数组的一点探究

于 2025-03-16 00:43:02 发布
阅读量276 收藏
点赞数
CC 4.0 BY-SA版权
分类专栏： 数字IC验证百宝箱 文章标签： 经验分享 面试 数字IC 芯片验证 SV
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/MoorePlus/article/details/146286342

一、理论

SV提供了关联数组类型，用来保存稀疏矩阵的元素，这意味着当你对一个非常大的地址空间进行寻址时，SV只为实际写入的元素分配空间。关联数组可以采用树或哈希表的形式来存放关联数组，但有一定的额外开销。但当保存索引值比较分散的数组时，如32位地址或64位数据作为索引的数据包，这种额外开销显然是可以接受的！

  • 关联数组声明采用在方括号中放置数据类型：data_type associative_array_name[data_type]
  • 使用稀疏的内存空间
    • 动态分配，非连续元素（有点类似链表）
    • 一维，可以利用整数和字符串作为索引。

注：关联数组声明也可以使用*在方括号中，但是不推荐，这里仅作为了解即可！

关联数组操作：

  • 关联数组可以使用foreach进行初始化，简单的for循环可能无法遍历。
  • 读取未分配的元素，4值逻辑变量返回x，2值逻辑变量返回0
  • 支持函数：first，next，prev，delete，exists

二、实践

程序：

module sv_assoc_test
了解本专栏 订阅专栏 解锁全文
【数字IC验证快速入门】14、SystemVerilog学习之基本语法1（数组、队列、结构体、枚举、字符串...内含实践练习）
悟已往之不谏 知来者之可追
09-02 2436
SystemVerilog 数据类型总结，包含实践练习！
【SystemVerilog基础】合并数组与非合并数组深入探究
MoorePlus的博客
03-16 282
合并数组（packed array），又可称为合并数组、压缩数组。非合并数组同理，有非合并数组、非压缩数组之称。名称上无需太多纠结！合并数组与非合并数组相比，最大的不同是，合并数组的存放方式是连续的比特集合，中间没有任何闲置的空间！合并数组应用最多的场景是：既希望能够把某个数据类型当做一个整体来访问，也希望能够把它分解成更小的单元。例如：有一个32bit的寄存器，有时候需要把它看成四个8bit的数据，有时候则希望把它看成单个的无符号数据。
systemverilog语法练习
11-28
帮助新手快速掌握sv语言，特别适合新手用作练习使用，实验包括三个小实验，认真敲完代码，帮助新手巩固知识。
基于FPGA的SystemVerilog练习
cbm2001的博客
06-03 1539
通过提供模块化、面向对象的特性，以及集成的验证功能，SystemVerilog不仅提高了设计的质量和效率，还为应对日益增长的设计复杂性提供了强有力的工具。语言特性的增强：为了跟上技术发展的步伐，SystemVerilog将持续更新其语言特性，包括增强建模能力、扩展验证功能等，以适应更加复杂的设计需求。工具链的优化与集成：EDA厂商将继续优化SystemVerilog相关工具的性能，提供更加集成化的解决方案，以便为用户提供更加高效和便捷的开发体验。
sv--关联数组
qq_44766339的博客
10-16 1462
当集合大小未知或数据空间稀疏时，关联数组是更好的选择。关联数组在使用之前不会分配任何存储，并且索引表达式不限于整型表达式，但可以是任何类型的。
SV数据类型-关联数组
weixin_42263208的博客
06-29 7631
关联数组：用于保存稀疏矩阵的元素。当你对一个非常大的地址空间寻址时，该数组只为实际写入的元素分配空间，这种实现方法所需的空间比定宽或动态数组所占用的空间要小得多。 其他语言也有类似的数据存储结构，如哈希（hash）和python中的词典（dictionary),可以灵活赋予键值（key）和数值（value）。 bit [63:0] assoc[int],idx = 1; repeat (64) begin //对稀疏分布的元素进行初始化 assoc[idx] = idx; //
sv中的新数据类型queue/关联数组
oldmoney
01-28 1859
sv中的新数据类型1. 静态数组/动态数组/关联数组 1. 静态数组/动态数组/关联数组 队列：像动态数组一样，队列可以增长和缩小，但是队列可以很方便地添加和删除元素。b[$] = {3,4}； 关联数组： 如果想要处理具有数千兆字节范围的地址，而实际执行中只会涉及到部分地址，此时创建一个大型数组分配和初始化千兆字节会非常浪费。 SystemVerilog提供了关联数组数据结构。SystemVerilog仅在写入元素时为其分配内存。如下图，关联数组保存值0：3,42,1000，4521和200,000。
SV关联数组 foreach
最新发布
11-26
首先，用户的问题是关于SystemVerilog关联数组中foreach的使用方法或相关知识。用户明确提到了“关联数组中foreach的使用”。 我在系统级指令中需要遵循： - 所有行内数学表达式使用$...$格式。 - 独立公式使用$$.....
【IEEE_SV-7.8】关联数组用法
Alfred的博客
04-05 3781
7.8 Associative arrays 动态数组对于处理数量动态变化的连续变量集合很有用。当集合的大小未知或数据空间稀疏时，关联数组是更好的选择。关联数组在被使用之前不会分配任何存储空间，并且索引表达式不限于整数表达式，而可以是任何类型。 关联数组实现其声明类型的元素的查询表。要用作索引的数据类型用作查找键并强制排序。 明关联数组的语法如下: data_type array_id [ index_type ]; 这里 data_type是数组元素的数据类型。可以是适用于固定大小数组的任何类型 arra
动态数组、关联数组、队列——SV，SystemVerilog
热门推荐
SummerXRT的博客
05-22 1万+
1.定宽数组 声明： int lo [0:15]; int lo [16]; //16个整数[0]...[15] int arr[0:7] [0:3]; // 等效与 int arr[8] [4]; 8行4列的数组 arr[8] [4]=1;// 设置数组的最后一个元素为1 知识1 – for 和 foreach 的使用 对于f[0:4
SystemVerilog Testbench lab培训文档及代码
08-26
需要学习systemverilog的可以看看，里面有6个lab可用于学习，代码和文档都有
【IEEE_SV-7.9】关联数组方法汇总
Alfred的博客
04-05 5881
7.9 Associative array methods 除了索引操作符，还提供了几个内置的方法，允许用户分析和操作关联数组，以及迭代其索引或键。 7.9.1 Num() and size() Num()和size()方法的语法如下： function int num(); function int size(); Num()和size()方法返回关联数组中条目的数量。如果数组为空，则返回0。 int imem[int]; imem[ 3 ] = 1; imem[ 16'hffff ] = 2; imem
SV芯片验证之动态数组、队列、关联数组
lemon9597的博客
12-24 6927
动态数组、队列、关联数组
SV数组知识简明笔记
qq_41847675的博客
03-28 637
（Word）存放logic和integer等四值逻辑类型，比存放二值逻辑变量。声明时使用空的下标[]，程序运行时再指定，数组宽度不是编译时给。，例如都是int，定宽数组和动态数组之间就可以相互赋值。系统函数$size()用于返回定宽和动态数组的宽度，一般建议使用foreach循环遍历该数组。时，可以把动态数组的值复制到定宽数组。，定宽数组、动态数组、队列可以排序。
【数字IC验证快速入门】15、SystemVerilog学习之基本语法2（操作符、类型转换、循环、Task/Function...内含实践练习）
悟已往之不谏 知来者之可追
09-07 1791
导读：作者有幸在中国电子信息领域的排头兵院校“电子科技大学”攻读研究生期间，接触到前沿的数字IC验证知识，旁听到诸如华为海思、清华紫光、联发科技等业界顶尖集成电路相关企业面授课程，对数字IC验证有了一些知识积累和学习心得。为帮助想入门前端IC验证的朋友，思忱一二后，特开此专栏，以期花最短的时间，走最少的弯路，学最多的IC验证技术知识。 文章目录一、内容概述二、SystemVerilog 过程语句（Procedural Statements）2.1、自增和自减操作符2.2、逻辑比较操作符2.3、insid.
System Verilog 数据类型练习
lfasdf的博客
05-12 703
SV数据类型 默认有符号数 integer i; //4态， 32bits，signed byte b8;//2态， 8bits，signed integer int i;//2态， 32bits，signed integer shortint s;//2态， 16bits，signed integer longint l;//2态， 64bits，signed integer 默认无符号数 bit b;//2态 reg r;//4态 logic w;//4态 数组Array 非合并数组：bit [31:
SV精通1-②动态数组、队列、关联数组、结构体、枚举、字符串
changshengqiu的博客
02-17 1万+
一、动态数组 最大特点：在仿真运行时灵活调节数组的大小，即存储量。 动态数组声明时，需要使用‘[]’来声明，此时数组是空的，即容量为0。其后，需要使用‘new[]’来分配空间。 例子： 重新dyn=new[20]，原本的物理空间被释放，没有了。 dyn=new[20](dyn);将0、1、2、3、4五个数复制到20个数值的最低五个元素，剩下的十五个元素为int的默认值，是0。 补充：integer的默认值为x。 二、队列 具备链表和数组的优点，可以在任何地方添加或删除元素，
[SV]Systemverilog關聯數組（Associative Array）
元直的博客
03-27 2688
Associative array SystemVerilog Associative array Stores entries in a sparse matrix Associative arrays allocate the storage only when it is used, unless like in the dynamic ...
system verilog编程题_验证&system verilog笔试题
weixin_35483528的博客
01-30 600
进程与线程1、system verilog中，进程之间的同步不可以采用(Semaphore)，可以采用(Event, Mailbox, Fork/join).解析：Semaphore是一种线程仲裁结构，不能用关于内部事件同步。测试点与测试用例1、测试用例是用来覆盖测试点的，一个用例只能覆盖一个测试点(错误)。解析：用例和测试点不是一一对应的。一个用例可以用来覆盖多个测试点。一个测试点有时候也需要多...
sv关联数组
03-25
### SystemVerilog 中关联数组的使用方法 #### 关联数组的概念 在 SystemVerilog 中，关联数组是一种动态大小的数据结构，其索引可以是整数或字符串。这种灵活性使得它非常适合用于存储和检索具有复杂键值关系的数据[^1]。 #### 声明与初始化 关联数组可以通过 `type array_name[string]` 或 `type array_name[int]` 的形式声明，其中 `string` 和 `int` 是可能的索引类型。以下是两种常见的声明方式： ```systemverilog // 使用字符串作为索引的关联数组 bit my_array_string[string]; // 使用整数作为索引的关联数组 bit my_array_int[int]; ``` #### 赋值操作 对于关联数组，可以直接通过指定的键来赋值。如果该键不存在，则会自动创建一个新的条目；如果已存在，则更新对应的值。 ```systemverilog my_array_string["key1"] = 1; // 将 "key1" 对应的值设置为 1 my_array_int[5] = 0; // 将整数索引 5 对应的值设置为 0 ``` #### 遍历关联数组 遍历关联数组时，通常使用 `foreach` 循环语句。需要注意的是，在每次迭代中，变量会被赋予当前有效的键值对。 ```systemverilog initial begin string key; bit value; foreach (my_array_string[key]) begin $display("Key: %s, Value: %b", key, my_array_string[key]); end foreach (my_array_int[value]) begin $display("Index: %d, Value: %b", value, my_array_int[value]); end end ``` #### 删除元素 删除某个特定的键及其对应值可使用 `delete` 函数。这不会影响其他键值对的存在状态。 ```systemverilog delete(my_array_string["key1"]); // 删除键 "key1" delete(my_array_int[5]); // 删除键 5 ``` #### 查询是否存在某键 为了判断某个键是否存在于关联数组中，可以利用条件表达式中的隐式检查机制。 ```systemverilog if (my_array_string.exists("key1")) begin $display("Key 'key1' exists."); end else begin $display("Key 'key1' does not exist."); end ``` #### 实际应用案例 下面是一个完整的例子，展示如何在一个测试平台中使用关联数组记录不同信号的状态变化次数。 ```systemverilog program test_assoc_arrays; int signal_changes[string]; // 定义一个以字符串为索引的关联数组 initial begin // 初始化并模拟一些信号的变化 signal_changes["sig_a"]++; signal_changes["sig_b"] += 2; // 输出结果 foreach (signal_changes[sig_name]) begin $display("Signal '%s' changed %d times.", sig_name, signal_changes[sig_name]); end // 清除某一信号的历史记录 delete(signal_changes["sig_a"]); if (!signal_changes.exists("sig_a")) $display("History of 'sig_a' has been cleared."); end endprogram ```
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

MoorePlus

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值