【SystemVerilog基础】关联数组的一点探究

最新推荐文章于 2025-04-21 19:45:57 发布
最新推荐文章于 2025-04-21 19:45:57 发布
阅读量127 收藏
点赞数
CC 4.0 BY-SA版权
分类专栏： 数字IC验证百宝箱 文章标签： 经验分享 面试 数字IC 芯片验证 SV
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/MoorePlus/article/details/146286342

一、理论

SV提供了关联数组类型，用来保存稀疏矩阵的元素，这意味着当你对一个非常大的地址空间进行寻址时，SV只为实际写入的元素分配空间。关联数组可以采用树或哈希表的形式来存放关联数组，但有一定的额外开销。但当保存索引值比较分散的数组时，如32位地址或64位数据作为索引的数据包，这种额外开销显然是可以接受的！

  • 关联数组声明采用在方括号中放置数据类型：data_type associative_array_name[data_type]
  • 使用稀疏的内存空间
    • 动态分配，非连续元素（有点类似链表）
    • 一维，可以利用整数和字符串作为索引。

注：关联数组声明也可以使用*在方括号中，但是不推荐，这里仅作为了解即可！

关联数组操作：

  • 关联数组可以使用foreach进行初始化，简单的for循环可能无法遍历。
  • 读取未分配的元素，4值逻辑变量返回x，2值逻辑变量返回0
  • 支持函数：first，next，prev，delet
了解本专栏 订阅专栏 解锁全文
【数字IC验证快速入门】14、SystemVerilog学习之基本语法1（数组、队列、结构体、枚举、字符串...内含实践练习）
悟已往之不谏 知来者之可追
09-02 2243
SystemVerilog 数据类型总结，包含实践练习！
【数字IC验证快速入门】15、SystemVerilog学习之基本语法2（操作符、类型转换、循环、Task/Function...内含实践练习）
悟已往之不谏 知来者之可追
09-07 1603
导读：作者有幸在中国电子信息领域的排头兵院校“电子科技大学”攻读研究生期间，接触到前沿的数字IC验证知识，旁听到诸如华为海思、清华紫光、联发科技等业界顶尖集成电路相关企业面授课程，对数字IC验证有了一些知识积累和学习心得。为帮助想入门前端IC验证的朋友，思忱一二后，特开此专栏，以期花最短的时间，走最少的弯路，学最多的IC验证技术知识。 文章目录一、内容概述二、SystemVerilog 过程语句（Procedural Statements）2.1、自增和自减操作符2.2、逻辑比较操作符2.3、insid.
SV芯片验证之动态数组、队列、关联数组
lemon9597的博客
12-24 6668
动态数组、队列、关联数组
SV数据类型-关联数组
weixin_42263208的博客
06-29 7543
关联数组：用于保存稀疏矩阵的元素。当你对一个非常大的地址空间寻址时，该数组只为实际写入的元素分配空间，这种实现方法所需的空间比定宽或动态数组所占用的空间要小得多。 其他语言也有类似的数据存储结构，如哈希（hash）和python中的词典（dictionary),可以灵活赋予键值（key）和数值（value）。 bit [63:0] assoc[int],idx = 1; repeat (64) begin //对稀疏分布的元素进行初始化 assoc[idx] = idx; //
SystemVerilog数组详解
最新发布
m0_72075828的博客
04-21 1255
SystemVerilog数组类型包括定宽数组、动态数组、队列、以及关联数组四类。
systemverilog语法练习
11-28
帮助新手快速掌握sv语言，特别适合新手用作练习使用，实验包括三个小实验，认真敲完代码，帮助新手巩固知识。
sv--关联数组
qq_44766339的博客
10-16 1390
当集合大小未知或数据空间稀疏时，关联数组是更好的选择。关联数组在使用之前不会分配任何存储，并且索引表达式不限于整型表达式，但可以是任何类型的。
基于FPGA的SystemVerilog练习
cbm2001的博客
06-03 1421
通过提供模块化、面向对象的特性，以及集成的验证功能，SystemVerilog不仅提高了设计的质量和效率，还为应对日益增长的设计复杂性提供了强有力的工具。语言特性的增强：为了跟上技术发展的步伐，SystemVerilog将持续更新其语言特性，包括增强建模能力、扩展验证功能等，以适应更加复杂的设计需求。工具链的优化与集成：EDA厂商将继续优化SystemVerilog相关工具的性能，提供更加集成化的解决方案，以便为用户提供更加高效和便捷的开发体验。
【SystemVerilog基础】合并数组与非合并数组深入探究
MoorePlus的博客
03-16 135
合并数组（packed array），又可称为合并数组、压缩数组。非合并数组同理，有非合并数组、非压缩数组之称。名称上无需太多纠结！合并数组与非合并数组相比，最大的不同是，合并数组的存放方式是连续的比特集合，中间没有任何闲置的空间！合并数组应用最多的场景是：既希望能够把某个数据类型当做一个整体来访问，也希望能够把它分解成更小的单元。例如：有一个32bit的寄存器，有时候需要把它看成四个8bit的数据，有时候则希望把它看成单个的无符号数据。
【数字IC验证基础】专栏内容导航
MoorePlus的博客
10-08 314
【数字IC验证基础】专栏内容导航
System Verilog 数据类型练习
lfasdf的博客
05-12 663
SV数据类型 默认有符号数 integer i; //4态， 32bits，signed byte b8;//2态， 8bits，signed integer int i;//2态， 32bits，signed integer shortint s;//2态， 16bits，signed integer longint l;//2态， 64bits，signed integer 默认无符号数 bit b;//2态 reg r;//4态 logic w;//4态 数组Array 非合并数组：bit [31:
SystemVerilog Testbench lab培训文档及代码
08-26
需要学习systemverilog的可以看看，里面有6个lab可用于学习，代码和文档都有
systemverilog验证方法学
08-01
systemverilog验证方法学，运用systemverilog搭建测试平台，比较好的IC验证类读物。
[原创] SV中数组代码实践笔记
09-04
最近忙于学习SV，主要是数组，队列等代码笔记，加深理解 数组 array.rar 950 Bytes, 下载次数: 52 , 下
[SV]Systemverilog關聯數組（Associative Array）
元直的博客
03-27 2333
Associative array SystemVerilog Associative array Stores entries in a sparse matrix Associative arrays allocate the storage only when it is used, unless like in the dynamic ...
system verilog编程题_验证&system verilog笔试题
weixin_35483528的博客
01-30 568
进程与线程1、system verilog中，进程之间的同步不可以采用(Semaphore)，可以采用(Event, Mailbox, Fork/join).解析：Semaphore是一种线程仲裁结构，不能用关于内部事件同步。测试点与测试用例1、测试用例是用来覆盖测试点的，一个用例只能覆盖一个测试点(错误)。解析：用例和测试点不是一一对应的。一个用例可以用来覆盖多个测试点。一个测试点有时候也需要多...
system verilog的学习(一）
热门推荐
buzhiquxiang的博客
01-14 1万+
system verilog 硬件验证语言（Hardware Verification Language，HVL) 受约束的随机激励生成 功能覆盖率 更高层次的结构（面向对象） 多线程及线程间的通信 支持HDL数据类型，例如verilog的四状态数值 集成事件仿真器 （硬件设计的目的在于创建一个基于设计规范并能完成特定任务的设备） 不同层次上的测试： 代码块 代码块的边界 ...
systemverilog新增的always_comb，always_ff，和always_latch语句
DoCtorHe的博客
10-24 2439
在Verilog中，设计组合逻辑和时序逻辑时，都要用到always： always @(*) //组合逻辑 if(a > b) out = 1; else out = 0; always @(posedge clk) //时序逻辑 flip-flop触发器 if(en) out <= in; 仅从关键字上，看不出设计者想要一个什么样的电路。   SystemVerilog把always关键字细化了。对不同的设计要求有不同的关键字： always_comb //组合逻辑 if(a &gt
SystemVerilog 入门
myDarling_的博客
11-28 2989
SystemVerilog 基础语法与示例
SystemVerilog中关联数组字符串地址的提供方法
资源摘要信息:"在SystemVerilog中使用关联数组时提供字符串地址的方法" SystemVerilog是硬件描述语言（HDL）的一种扩展，它在Verilog的基础上增加了许多新特性，包括面向对象编程（OOP）的元素。关联数组是...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

MoorePlus

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值