set_property BITSTREAM.CONFIG.CONFIGRATE value [current_design]

最新推荐文章于 2025-12-01 17:45:00 发布
原创 最新推荐文章于 2025-12-01 17:45:00 发布 · 527 阅读 · 9 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发 #Verilog #开发语言 #Vivado #Xilinx #CONFIGRATE

       在 Vivado 中，set_property BITSTREAM.CONFIG.CONFIGRATE value [current_design] 命令用于设置 FPGA 配置时钟的频率。以下是详细说明：

一、命令语法

set_property BITSTREAM.CONFIG.CONFIGRATE <value> [current_design]

二、CONFIGRATE 可选值

Value配置频率描述适用场景
2-662-66 MHz具体频率值精确控制
Default~50 MHz默认频率平衡速度与稳定性
Max器件最大值最快配置需要高可靠性

三、常用频率值

# 低频 - 高稳定性
set_property BITSTREAM.CONFIG.CONFIGRATE 10 [current_design]   ;# 10MHz

# 中频 - 平衡模式
set_property BITSTREAM.CONFIG.CONFIGRATE 33 [current_design]   ;# 33MHz
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]   ;# 50MHz (常用)

# 高频 - 快速配置
set_property BITSTREAM.CONFIG.CONFIGRATE 66 [current_design]   ;# 66MHz

四、使用方法

1. 在 XDC 约束文件中（推荐）

# constraints.xdc

# 标准配置 - 50MHz
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]

# 或高速配置 - 66MHz
set_property BITSTREAM.CONFIG.CONFIGRATE 66 [current_design]

# 或保守配置 - 33MHz
set_property BITSTREAM.CONFIG.CONFIGRATE 33 [current_design]

2. 完整的配置时钟设置

# 高速配置示例
set_property BITSTREAM.CONFIG.CONFIGRATE 66 [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
set_property BITSTREAM.CONFIG.SPI_FALL_EDGE YES [current_design]

# 保守配置示例
set_property BITSTREAM.CONFIG.CONFIGRATE 25 [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 1 [current_design]
set_property BITSTREAM.CONFIG.SPI_FALL_EDGE NO [current_design]

3. 在 Tcl 控制台中使用

# 设置配置频率
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]

# 验证设置
get_property BITSTREAM.CONFIG.CONFIGRATE [current_design]

五、不同器件的推荐值

1. Artix-7/Kintex-7 系列

# 标准应用
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]

# 长线路或噪声环境
set_property BITSTREAM.CONFIG.CONFIGRATE 33 [current_design]

# 高性能应用
set_property BITSTREAM.CONFIG.CONFIGRATE 66 [current_design]

2. Zynq-7000 系列

# PS 配置 PL
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]

3. UltraScale/UltraScale+ 系列

# 支持更高频率
set_property BITSTREAM.CONFIG.CONFIGRATE 66 [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
set_property BITSTREAM.CONFIG.SPI_32BIT_ADDR YES [current_design]

六、与 SPI_BUSWIDTH 的配合使用

1. 单线 SPI + 不同频率

# 保守配置
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 1 [current_design]
set_property BITSTREAM.CONFIG.CONFIGRATE 25 [current_design]

# 标准配置
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 1 [current_design]
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]

2. 四线 SPI + 高速频率

# 最快配置
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
set_property BITSTREAM.CONFIG.CONFIGRATE 66 [current_design]
set_property BITSTREAM.CONFIG.SPI_FALL_EDGE YES [current_design]
set_property BITSTREAM.CONFIG.SPI_32BIT_ADDR YES [current_design]

七、验证配置的方法

1. 检查属性设置

# 查看配置频率
get_property BITSTREAM.CONFIG.CONFIGRATE [current_design]

# 查看所有配置相关属性
report_property [current_design] | findstr BITSTREAM.CONFIG

2. 生成配置报告

# 生成比特流
write_bitstream -force design.bit

# 查看配置时序报告
report_config_timing -file config_timing.rpt

3. 估算配置时间

# 配置时间 ≈ 比特流大小 / (SPI_BUSWIDTH × CONFIGRATE)
# 示例：比特流 10MB, Quad SPI 66MHz
# 时间 ≈ 10 × 8 / (4 × 66) ≈ 0.3 秒

八、相关属性说明

属性描述与 CONFIGRATE 的关系
SPI_BUSWIDTHSPI 数据位宽位宽越大，相同频率下配置越快
SPI_FALL_EDGE时钟沿选择影响时序裕量
EXTMASTERCLK_EN外部主时钟提供更精确的时钟源

九、注意事项

  1. 硬件限制：实际最大频率受 PCB 布线、Flash 芯片限制

  2. 时序裕量：高频配置需要更好的信号完整性

  3. 电源噪声：高频配置对电源噪声更敏感

  4. 温度影响：高温环境下建议降低配置频率

十、调试建议

如果配置失败：

# 逐步降低频率调试
set_property BITSTREAM.CONFIG.CONFIGRATE 33 [current_design]
# 或
set_property BITSTREAM.CONFIG.CONFIGRATE 25 [current_design]

       CONFIGRATE 设置直接影响 FPGA 配置速度和可靠性，需要根据具体的硬件设计和环境条件进行优化。

VIVADO中XDC与flash相关的常用Bitstream 设置（包括EMMCLK的配置使用）与调试经验
风中月隐的博客——FPGA加速者
08-08 703
本文总结了FPGA中与Flash相关的常用Bitstream配置设置及调试经验。主要内容包括：1）介绍了常见的SPI和BPI启动模式选择；2）分享了调试经验，如确认硬件启动模式匹配、Flash速率限制等问题；3）提供了常规SPI模式的XDC约束代码示例，包含位宽、配置速率和压缩设置；4）还包含三种隐藏模式（常规BPI、使用EMMCLK的SPI/BPI模式）的获取方式。文章旨在帮助开发者快速配置Flash相关参数，提高调试效率。
vivado 烧写/固化程序 --看这一篇就够了
qq_53689575的博客
09-21 1万+
但是这里有个地方需要注意：就是这里选择X2或者X4等等 需要 和bit文件相对应 也就是说 如果选择了X2 但是你的bit流文件设置的是X4的 在最后点击ok的时候会报错；（这里注意MB和Mb的转换MB=Mb/8​）64Mb=8MB:后面会用到。有两个一样的时候 注意看 后面给他的供电可能一个是1.8v一个是3.3v 选择和你原理图对应的。这个地方是4说明生成的是X4的bit流文件 在下面这个③的位置也需要选择对应的SPIx4。这里是Mb 如果是我用的这个flash就写64Mb;
Vivado初学笔记
wuli_Thames的博客
04-05 6207
一、Xilinx 芯片类型（转自赛灵思官网） 目前学习的是7系列。性能从低到高：SPARTAN，ARTIX，LINTEX，VIRTEX。 芯片的内部资源在官网中也有介绍，此处就不贴了。 二、Vivado安装 由于电脑系统是win7的，所以在安装Vivado18.1时安装失败，只能安装16.4。看来以后的电脑系统要转用win10了。 三、Modelsim安装 安装Modelsim时，...
xilinx生成mcs，下载flash问题解决方法
热门推荐
Studying……
07-29 1万+
大多数fpga初学者，在下载flash的时候，往往不加bitstream约束，无法下载flash，可能有的不需要加，就可以下载，这里给大家 简单介绍一下SPI和BPI flash的约束，以下作为设计参考，不同的板子不同的约束。 1.SPI flash约束 这里spi flash约束是针对博兰锐思主板M7的N25Q128A13BSF40E SPI flash进行的约束 set_prope
vivado+zedboard之audio驱动
smilencezq的专栏
07-27 9288
环境：win7 64   vivado 2013.2 开发板：zedboard version d    xc7z020clg484-1 串口软件：SecureCRT 目标：使用vivado进行zedboard的OLED测试。目的还是介绍vivado软硬件协同开发流程。 说明：本文参考cuter的博客采用创建IP 的实现方案，并得到了本人的指导，表示十分感谢！ 正文： 本文将分为以下步
XILINX set_property BITSTREAM.CONFIG.CONFIGRATE
Hello-FPGA
06-24 1158
这里 set_property BITSTREAM.CONFIG.CONFIGRATE 66 [current_design] ，66实际是不支持的，实际观察会导致设备无法启动，bit 加载不正常。不同的芯片对应可以支持的CONFIGRATE 都不一样，需要查阅手册UG908获取，设置正确的启动速度。
set_property BITSTREAM.CONFIG.
oldmoney
07-16 1021
set_property CFGBVS GND [current_design] set_property CONFIG_VOLTAGE 1.8 [current_design] set_property BITSTREAM.GENERAL.COMPRESS true [current_design] set_property BITSTREAM.CONFIG.EXTMASTERCCLK_EN DIV-1 [current_design] set_property BITSTREAM.CONFIG.SPI_
set_property BITSTREAM.CONFIG.SPI_FALL_EDGE Yes [current_design]
Js_cold的博客
11-23 773
摘要：本文详细介绍了Vivado中set_property BITSTREAM.CONFIG.SPI_FALL_EDGE命令的使用方法，该命令用于设置FPGA配置SPI Flash时的时钟采样边沿。文章涵盖命令语法、可选值（YES/NO）、使用方法（XDC约束文件/Tcl控制台）、时钟边沿示意图、不同SPI模式的配合设置、Flash厂商推荐配置、验证方法以及调试技巧。重点指出该属性与SPI_BUSWIDTH、CONFIGRATE等属性的关联关系，并提供了最佳实践建议，强调应根据具体Flash数据手册和信号完
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH value [current_design]
Js_cold的博客
11-23 459
摘要：Vivado中set_property BITSTREAM.CONFIG.SPI_BUSWIDTH命令用于设置FPGA配置SPI Flash的接口位宽，支持1（单线）、2（双线）和4（四线）三种模式。四线模式速度最快但需要Flash支持，单线模式兼容性最好。命令可在约束文件或Tcl控制台中使用，需配合配置时钟、采样边沿等参数。使用前需确认Flash支持所选模式，并注意引脚约束和电压匹配。配置后可通过report_property验证，调试时可先从单线模式开始。该设置直接影响FPGA上电加载比特流的速度
[Writecfgmem 68-20] SPI_BUSWIDTH property is set to "1" on bitfile C:/Users/24088/ultrasound-car/ultrasound-car.runs/impl_1/top_ctrl.bit. This property has to be set to "4" to generate a configuration memory file for the SPIX4 interface. Please ensure that a valid value has been set for the property BITSTREAM.Config.SPI_buswidth and rerun this command.
06-29
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design] set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design] set_property BITSTREAM.CONFIG.UNUSEDPIN Pullup [current_design] set_property ...
FPGA multiboot 方案
u012780083的博客
03-17 2010
初版方案不需要软件参与，只是为了验证flash启动。当前已完成。使用jtag 通过vivaod harwaremanager去将fpga bit流文件加载到demo板flash中。具体操作：# 设置电源参考，1.8v为GND，3.3v为VCCroperty CFGBVS GND [current_design]set_property CONFIG_VOLTAGE 1.8 [current_design]# 设置spi模式，x1，x2,x4set_property CONFIG_MODE SPIx4 [cu
[DRC NSTD-1] Unspecified I/O Standard: 2 out of 60 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To correct this violation, specify all I/O standards. This design will fail to generate a bitstream unless all logical ports have a user specified I/O standard value defined. To allow bitstream creation with unspecified I/O standard values (not recommended), use this command: set_property SEVERITY {Warning} [get_drc_checks NSTD-1]. NOTE: When using the Vivado Runs infrastructure (e.g. launch_runs Tcl command), add this command to a .tcl file and add that file as a pre-hook for write_bitstream step for the implementation run. Problem ports: clk_25m_n, and clk_25m_p. 约束文件如下 ################################################################################ ## 时钟和复位 ################################################################################ ################################################################################ ## 时钟约束 (外部晶振 + Clock Wizard) ################################################################################ # 1. 外部晶振输入约束 (25MHz) ################################################################################ ## 时钟约束 (外部差分晶振) ################################################################################ # 差分时钟约束 set_property PACKAGE_PIN N21 [get_ports clk_25m_p] set_property PACKAGE_PIN N22 [get_ports clk_25m_n] # 添加N端约束 set_property IOSTANDARD LVDS33 [get_ports clk_25m_p] # 使用LVDS标准 set_property IOSTANDARD LVDS33 [get_ports clk_25m_n] # 使用LVDS标准 set_property DIFF_TERM TRUE [get_ports clk_25m_p] # 启用差分终端 set_property DIFF_TERM TRUE [get_ports clk_25m_n] # 启用差分终端 # 创建差分时钟约束 create_clock -period 40.000 -name clk_25m -waveform {0.000 20.000} [get_ports clk_25m_p] # 复位信号保持不变 set_property PACKAGE_PIN L25 [get_ports rst_n] set_property IOSTANDARD LVCMOS33 [get_ports rst_n] set_property PULLUP true [get_ports rst_n] #connect_debug_port dbg_hub/clk [get_nets clk_25m_p] ################################################################################ ## JTAG 接口 ################################################################################ set_property PACKAGE_PIN AB25 [get_ports jtag_tck] set_property IOSTANDARD LVCMOS33 [get_ports jtag_tck] set_property PACKAGE_PIN AA25 [get_ports jtag_tms] set_property IOSTANDARD LVCMOS33 [get_ports jtag_tms] set_property PACKAGE_PIN Y26 [get_ports jtag_tdi] set_property IOSTANDARD LVCMOS33 [get_ports jtag_tdi] set_property PACKAGE_PIN K26 [get_ports jtag_tdo] set_property IOSTANDARD LVCMOS33 [get_ports jtag_tdo] ################################################################################ ## Tester 接口 ################################################################################ # 测试模式输出 (Bank 14) - 双重约束确保覆盖 set_property IOSTANDARD LVCMOS33 [get_ports {test_pattern[*]}] foreach pin [get_ports {test_pattern[*]}] { set_property IOSTANDARD LVCMOS33 $pin } set_property PACKAGE_PIN F15 [get_ports {test_pattern[0]}] set_property PACKAGE_PIN G19 [get_ports {test_pattern[1]}] set_property PACKAGE_PIN F20 [get_ports {test_pattern[2]}] set_property PACKAGE_PIN H16 [get_ports {test_pattern[3]}] set_property PACKAGE_PIN G16 [get_ports {test_pattern[4]}] set_property PACKAGE_PIN C17 [get_ports {test_pattern[5]}] set_property PACKAGE_PIN B17 [get_ports {test_pattern[6]}] set_property PACKAGE_PIN E16 [get_ports {test_pattern[7]}] set_property PACKAGE_PIN D16 [get_ports {test_pattern[8]}] set_property PACKAGE_PIN A17 [get_ports {test_pattern[9]}] set_property PACKAGE_PIN A18 [get_ports {test_pattern[10]}] set_property PACKAGE_PIN B19 [get_ports {test_pattern[11]}] set_property PACKAGE_PIN A19 [get_ports {test_pattern[12]}] set_property PACKAGE_PIN E17 [get_ports {test_pattern[13]}] set_property PACKAGE_PIN E18 [get_ports {test_pattern[14]}] set_property PACKAGE_PIN D18 [get_ports {test_pattern[15]}] set_property DRIVE 8 [get_ports {test_pattern[15:0]}] # 测试状态输入 (Bank 16) - 双重约束确保覆盖 set_property IOSTANDARD LVCMOS33 [get_ports {test_status[*]}] foreach pin [get_ports {test_status[*]}] { set_property IOSTANDARD LVCMOS33 $pin } set_property PACKAGE_PIN H17 [get_ports {test_status[0]}] set_property PACKAGE_PIN H14 [get_ports {test_status[1]}] set_property PACKAGE_PIN H15 [get_ports {test_status[2]}] set_property PACKAGE_PIN G17 [get_ports {test_status[3]}] set_property PACKAGE_PIN F17 [get_ports {test_status[4]}] set_property PACKAGE_PIN F18 [get_ports {test_status[5]}] set_property PACKAGE_PIN F19 [get_ports {test_status[6]}] set_property PACKAGE_PIN G15 [get_ports {test_status[7]}] set_property PULLDOWN true [get_ports {test_status[7:0]}] # 双向探测总线 (Bank 15) - 双重约束确保覆盖 set_property IOSTANDARD LVCMOS33 [get_ports {probe_bus[*]}] foreach pin [get_ports {probe_bus[*]}] { set_property IOSTANDARD LVCMOS33 $pin } set_property PACKAGE_PIN K18 [get_ports {probe_bus[0]}] set_property PACKAGE_PIN K15 [get_ports {probe_bus[1]}] set_property PACKAGE_PIN J16 [get_ports {probe_bus[2]}] set_property PACKAGE_PIN J14 [get_ports {probe_bus[3]}] set_property PACKAGE_PIN J15 [get_ports {probe_bus[4]}] set_property PACKAGE_PIN K16 [get_ports {probe_bus[5]}] set_property PACKAGE_PIN K17 [get_ports {probe_bus[6]}] set_property PACKAGE_PIN M14 [get_ports {probe_bus[7]}] set_property PACKAGE_PIN L14 [get_ports {probe_bus[8]}] set_property PACKAGE_PIN M15 [get_ports {probe_bus[9]}] set_property PACKAGE_PIN M16 [get_ports {probe_bus[10]}] set_property PACKAGE_PIN M17 [get_ports {probe_bus[11]}] set_property PACKAGE_PIN J19 [get_ports {probe_bus[12]}] set_property PACKAGE_PIN H19 [get_ports {probe_bus[13]}] set_property PACKAGE_PIN L17 [get_ports {probe_bus[14]}] set_property PACKAGE_PIN L18 [get_ports {probe_bus[15]}] set_property PACKAGE_PIN K20 [get_ports {probe_bus[16]}] set_property PACKAGE_PIN J20 [get_ports {probe_bus[17]}] set_property PACKAGE_PIN J18 [get_ports {probe_bus[18]}] set_property PACKAGE_PIN H18 [get_ports {probe_bus[19]}] set_property PACKAGE_PIN G20 [get_ports {probe_bus[20]}] set_property PACKAGE_PIN G21 [get_ports {probe_bus[21]}] set_property PACKAGE_PIN K21 [get_ports {probe_bus[22]}] set_property PACKAGE_PIN J21 [get_ports {probe_bus[23]}] set_property PACKAGE_PIN H21 [get_ports {probe_bus[24]}] set_property PACKAGE_PIN H22 [get_ports {probe_bus[25]}] set_property PACKAGE_PIN J23 [get_ports {probe_bus[26]}] set_property PACKAGE_PIN H23 [get_ports {probe_bus[27]}] set_property PACKAGE_PIN G22 [get_ports {probe_bus[28]}] set_property PACKAGE_PIN F22 [get_ports {probe_bus[29]}] set_property PACKAGE_PIN J24 [get_ports {probe_bus[30]}] set_property PACKAGE_PIN H24 [get_ports {probe_bus[31]}] set_property DRIVE 12 [get_ports {probe_bus[31:0]}] ################################################################################ ## 配置约束 ################################################################################ set_property CFGBVS VCCO [current_design] set_property CONFIG_VOLTAGE 3.3 [current_design] set_property BITSTREAM.CONFIG.CONFIGRATE 33 [current_design] set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
08-06
- **未使用的端口**：如果某些端口实际上不需要使用，可以在约束文件中将其设置为未连接（`set_property DRIVE 0`）或关闭I/O缓冲（`set_property IOBUF false`），但更推荐指定I/O标准。 - **差分信号**：差分对...
JTAG实测波形
dianji2015_的博客
12-01 514
本文分析了JTAG接口的实测波形，重点介绍了JTAG的基本原理和实际应用中的信号特征。
纯Verilog实现万兆网以太网完整UDP协议，支持ARP和ping功能，Xilinx平台产品...
最新发布
2503_94171280的博客
12-01 81
代码仓库里有个隐藏彩蛋：在ping回复模块里我们埋了个《三体》梗——当收到目的IP为192.168.99.99的ping请求时，返回数据包载荷是"Don't answer!去年团队折腾的纯Verilog万兆网方案现在已经在Xilinx UltraScale+板卡上稳定跑起来了，实测UDP传输速率稳定在9.8Gbps，延迟控制在400ns以内。通过预先生成256个元素的CRC32表，将64bit数据拆分成8个字节并行查表，把原本需要8个周期的计算压缩到1个周期完成。
FPGA教程系列-通过FIFO实现延时与跨时钟域
fantasygwh2015的博客
11-24 215
跨时钟域的话要考虑读和写的时钟，在这里简单的用读快写慢来进行实验，FIFO核中，有data count 的功能，其实原理很简单，当数据大于一个值后开始读，小于一个值后停止读就可以实现，当然，都是一些基本的操作，用于加深下FIFO的应用，并没有太多的实际用途，以后还是要具体情况具体分析，这里仅作为一个熟悉FIFO核的过程。简单的描述下逻辑，延时的话，是在同一个时钟域下，设置一个计数器，当写数据的时候开始计数，计数到需要的延时后读信号开始读取数据，这样就可以进行延时的操作。2、不同时钟下的读取。
50天精通FPGA设计第六天-高速串行接口
whm128的博客
12-01 16
本文介绍了UltraScale架构FPGA中的高速串行收发器技术。收发器分为GTH和GTY两种类型，每组包含发送器和接收器。发送器实现并行到串行转换，支持多种编码策略和可编程信号补偿功能。接收器将串行数据转换为并行字，配备自动增益控制和均衡器以补偿传输损耗。系统支持带外信号传输，适用于PCI-E等低功耗应用场景。收发器通过灵活的转换因子和自适应补偿技术，在高速传输条件下保证了信号完整性，同时提供低功耗模式选择。IP核包含基本物理资源和可选功能模块，具体实现将在实战教学中详细讲解。
4*4按键消抖（野火升腾拓展）
L1834056458的博客
12-01 460
1、扫描控制：• scan_cnt 从 0 计数到 49999（共 50000 个周期）• 每 1ms（1kHz）产生一个 valid_tick 脉冲2、行切换：• valid_tick 触发 row_sel 状态机，依次激活 4 行3、消抖与缓存：• 每列信号独立消抖（ col_flag ）• 在 valid_tick 上升沿将消抖结果写入 key_state 对应行。
DE10-Nano的HDMI方块移动案例——显示器时序(DMT)标准介绍
weixin_47841246的博客
12-01 520
HDMI既可以传输视频信号，也可以传输音频信号。HDMI接口显示使用DMT时序+TMDS编码来实现。当用FPGA控制HDMI的数据传输时，通常可以采用纯RTL实现TMDS算法或者使用专门的HDMI芯片（如ADV7513）这两种方案来完成。本文主要是介绍如何用FPGA控制ADV7513实现HDMI画面显示和音频播放。DMT（Display Monitor Timing）是由VESA（视频电子标准协会）制定的显示器时序标准，用于定义计算机显示器的视频信号参数。是现代数字显示设备的核心规范。
复杂可乐机（野火升腾拓展）
L1834056458的博客
12-01 373
我们仍以可乐机为背景，一瓶可乐的价格还是 2.5 元。用按键控制投币（加入按键消抖功能），可以投 0.5 元硬币和 1 元硬币，投入 0.5 元后亮一个灯，投入 1 元后亮 2 个灯，投入 1.5 元后亮 3 个灯，投入 2 元后亮 4 个灯，如果投币后 10s 不再继续进行投币操作则可乐机回到初始状态。投入 2.5 元后出可乐不找零，此时 led 灯实现单向流水操作，流水 10s后自动停止；投入 3 元后出可乐找零，此时 led 灯实现双向流水操作，流水 10s 后自动停止。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值