- 博客(10)
- 资源 (11)
- 收藏
- 关注
RSS订阅原创 Xilinx FPGA——Vivado生成bit文件时需要添加的约束
Vivado设计过程中生成的bit流文件需要通过特定的配置引脚导入到FPGA中。专用配置引脚上的不同电压级别决定了不同的配置模式。不管是哪种配置模式，配置数据都是存储在FPGA中的CMOS锁存器中，每次掉电后数据都会丢失，上电之后重新配置。但是选择一个片外存储器如SPI Flash存储配置数据，并设置相应的配置模式，上电后可以自动配置FPGA。UG470和UG570分别对7系列和UltraScale系列的配置方法做了详细介绍。本文只介绍在Vivado中的设置方法。
2023-11-07 13:57:58
8725
原创 Verilog仿真时钟
一、变量初始化变量初始化的基本原则为：可综合代码中完成内部变量的初始化，Testbench中完成可综合代码所需的各类接口信号的初始化。初始化的方法有两种：一种是通过initial语句块初始化；另一种是在定义时直接初始化。当initial语句块中有多条语句时，需要用begin…end或者fork…join语句。直接初始化，如：reg [7:0] cnt = 8'b00000000;二、时钟信号的产生1、普通时钟信号：a. 基于initial语句的方法：paramet...
2021-10-21 15:19:18
5070
原创 Vivado与Quartus使用Vscode做编辑器码代码
目录1． Vivado使用Vscode作为文本编辑器的配置过程2． Quartus使用Vscode作为文本编辑器的配置过程3． Vscode自动检查Verilog/VHDL语法错误的配置过程4． 自动生成Testbench5． Vscode码FPGA代码常用插件1． Vivado使用Vscode作为文本编辑器的配置过程打开Vivado 再Tool菜单中，打开Settings输入： C:/……/Microsoft VS Code/Code.exe
2021-10-21 14:29:09
6431
2
原创 Vivado兼容第三方软件工具对照表Modelsim，Questasim，Matlab
From: See All Versionshttps://www.xilinx.com/support/documentation-navigation/see-all-versions.html?xlnxproducttypes=Design%20Tools&xlnxdocumentid=UG973
2021-09-27 13:11:55
8808
4
转载 Matlab2018a win10中文注释乱码问题解决
在MAtlab命令窗口输入命令：feature('locale') 可以看到多是用 GBK 进行编码。如果想以 utf-8 编码，而不是 GBK 编码的话，需要编辑 matlab 的 locale 数据库文件 lcdata.xml，文件的路径在”安装路径\MATLAB\R2017b\bin”下操作：Step1：删除<encoding name=”GBK”> < encoding_alias name=”936”> </encodin
2021-09-26 14:21:35
2576
1
原创 Quartus Prime v18.1 standard-QuartusPrimeV18.1标准版安装过程
Quartus Prime v18.1 standard安装破解过程下载方式1：官网下载：https://fpgasoftware.intel.com/18.1/?edition=standard&platform=windows下载方式2：可以从我的网盘下载安装包（如果链接未时效的话）：链接：https://pan.baidu.com/s/1bq4_FcNPSflU1zGJv__rvA提取码：o0in----------------------------------.
2021-04-29 13:15:31
21556
27
原创 Windows下Firefox打开网页出现：此网址已被限制-此网址使用了一个通常用于网络浏览以外目的的端口-firefox取消端口限制方法
在 Windows上使用 firefox 上网时，出现如下提示：“此网址已被限制-此网址使用了一个通常用于网络浏览以外目的的端口。出于安全原因，Firefox 取消了该请求。”如图所示：解决方法如下：1、在Firefox地址栏输入 about:config 。然后点击“接受风险并继续”2、在类似于查找框的地方填写 network.security.ports.banned.override 。点击那个删除图标3、点击删除图标之后，将单选选项由“布尔”改成“字符串”。点击“+
2021-04-15 09:50:15
4497
转载 傅里叶变换系列学习
转载自：技术派到了中年https://www.zhihu.com/people/ji-zhu-pai-dao-liao-zhong-nian-----------------------------------------------------------------------------------------------------------------------------傅里叶变换系列学习（1）----从线性变换说起：https://zhuanlan.zhihu.com/p/
2020-08-03 15:51:14
450
转载 深入浅出Git教程+一个小时学会Git（转载）(堪称完美)
转载自（至少我是从那里转载的）：https://www.cnblogs.com/syp172654682/p/7689328.html目录 一、版本控制概要 1.1、什么是版本控制 1.2、常用术语 1.3、常见的版本控制器 1.4、版本控制分类 1.4.1、本地版本控制 1.4.2、集中版本控制 1.4.3、分布式版本控制 1.5、Git与SVN最主要区别 二、Git安装与配置 2.1、什么是Git 2.2、搭建Git工作环境 ...
2020-06-23 11:35:14
4186
转载 什么才是DOCSIS 3.1技术？
转自：什么才是DOCSIS 3.1技术？一文解答你关于DOCSIS 3.1的各种疑问http://www.elecfans.com/d/707795.html------------------------------------------------------------------------------------------------------目前正在开发的一项突破性的 CATV 技术是全双工 DOCSIS 3.1，全双工DOCSIS 3.1（简称 FDX）是 CAT..
2020-05-17 21:34:52
3218
UG902 - Vivado Design Suite 用户指南：高层次综合（中文版） (v2019.2).zip
2021-09-28
国际电信联盟G系列标准列表与下载链接.xlsx
2020-04-26
IEEE网络测量和控制系统精确时钟同步协议标准（英文版）.pdf
2020-04-26
有线电视网络同轴电缆分支分配网络系统设计.ppt
2020-04-26
IEEE Standard for System Verilog Language.pdf
2020-04-26
IEEE Std 1364-2005-IEEE Standard for Verilog Hardware Description Language.pdf
2020-04-26
IEEE Std 1076-2008-IEEE Standard VHDL Language Reference Manual.pdf
2020-04-26
HFC网络的回传通道设计与调试-2005-10.ppt
2020-04-26
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人