(* cascade_height=＜number＞ *)

最新推荐文章于 2025-11-29 19:29:32 发布

原创最新推荐文章于 2025-11-29 19:29:32 发布 · 695 阅读

6 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发 #开发语言 #Vivado #Xilinx #Verilog #cascade_height

Verilog 专栏收录该内容

64 篇文章

订阅专栏

在Verilog/SystemVerilog中，(* cascade_height = <number> *) 是一个综合优化属性，主要用于控制LUT（查找表）级联的高度，特别是在FPGA设计中优化逻辑链的结构。

一、语法和作用

(* cascade_height = 4 *) wire chain_signal;
(* cascade_height = 8 *) reg cascade_var;

二、主要用途

1. 控制LUT级联链长度

module cascade_example (
    input wire [7:0] a, b, c, d,
    output wire result
);
    
    (* cascade_height = 4 *) wire cascade_chain;
    
    // 创建级联逻辑链
    assign cascade_chain = a[0] & a[1] & a[2] & a[3] & 
                          b[0] & b[1] & b[2] & b[3] &
                          c[0] & c[1] & c[2] & c[3] &
                          d[0] & d[1] & d[2] & d[3];
    
    assign result = cascade_chain;
endmodule

2. 优化宽输入逻辑函数

module wide_and_function (
    input wire [15:0] inputs,
    output wire all_ones
);
    
    (* cascade_height = 3 *) wire and_chain;
    
    // 16输入AND函数，通过级联实现
    assign and_chain = &inputs;  // 等同于 inputs[0] & inputs[1] & ... & inputs[15]
    
    assign all_ones = and_chain;
endmodule

3. 比较器链优化

module priority_encoder (
    input wire [7:0] req,
    output reg [2:0] grant
);
    
    (* cascade_height = 2 *) wire [3:0] priority_chain;
    
    // 优先级编码的级联逻辑
    assign priority_chain[0] = req[0];
    assign priority_chain[1] = req[1] & ~req[0];
    assign priority_chain[2] = req[2] & ~req[1] & ~req[0];
    assign priority_chain[3] = req[3] & ~req[2] & ~req[1] & ~req[0];
    
    always @(*) begin
        case (1'b1)
            priority_chain[0]: grant = 3'b000;
            priority_chain[1]: grant = 3'b001;
            priority_chain[2]: grant = 3'b010;
            priority_chain[3]: grant = 3'b011;
            req[4]: grant = 3'b100;
            req[5]: grant = 3'b101;
            req[6]: grant = 3'b110;
            req[7]: grant = 3'b111;
            default: grant = 3'b000;
        endcase
    end
endmodule

4. 算术运算优化

module carry_chain_optimization (
    input wire [7:0] a, b,
    input wire cin,
    output wire [7:0] sum,
    output wire cout
);
    
    (* cascade_height = 2 *) wire [3:0] carry_chain;
    
    // 使用级联优化的进位链
    assign {carry_chain[0], sum[0]} = a[0] + b[0] + cin;
    assign {carry_chain[1], sum[1]} = a[1] + b[1] + carry_chain[0];
    assign {carry_chain[2], sum[2]} = a[2] + b[2] + carry_chain[1];
    assign {carry_chain[3], sum[3]} = a[3] + b[3] + carry_chain[2];
    
    // 继续其他位...
    assign {cout, sum[7:4]} = a[7:4] + b[7:4] + carry_chain[3];
endmodule

5. 移位寄存器链

module shift_register_cascade (
    input wire clk,
    input wire rst,
    input wire serial_in,
    output wire serial_out
);
    
    (* cascade_height = 4 *) reg [15:0] shift_reg;
    
    always @(posedge clk) begin
        if (rst)
            shift_reg <= 16'h0000;
        else
            shift_reg <= {shift_reg[14:0], serial_in};
    end
    
    assign serial_out = shift_reg[15];
endmodule

三、工具支持

Xilinx Vivado: 支持（主要用于FPGA LUT级联优化）
Intel Quartus: 支持（可能有不同的属性名称）
Lattice Diamond: 支持
其他FPGA工具: 通常都支持级联优化属性

四、类似和相关属性

(* use_carry_chain = "yes" *)        // 使用专用进位链
(* cascade_order = "forward" *)      // 级联顺序
(* lut_cascade = "true" *)           // LUT级联使能

五、使用建议

1. 合理设置级联高度

(* cascade_height = 2 *) wire fast_chain;    // 低延迟，高频率
(* cascade_height = 8 *) wire area_chain;    // 节省面积，较低频率

2. 性能权衡

module performance_tradeoff (
    input wire [31:0] data,
    output wire parity
);
    
    // 选项1：高层级联 - 面积优化
    (* cascade_height = 8 *) wire parity_high;
    assign parity_high = ^data;  // 奇偶校验
    
    // 选项2：低层级联 - 性能优化  
    (* cascade_height = 2 *) wire parity_low;
    assign parity_low = ^data;
    
    assign parity = parity_high;  // 根据需求选择
endmodule