SpriteAtlas

最新推荐文章于 2025-02-18 11:15:12 发布
原创 最新推荐文章于 2025-02-18 11:15:12 发布 · 568 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#unity

Unity的SpriteAtlas功能旨在减少drawcall以提高游戏性能。通过编辑器设置中的Sprite Packer，可以选择不同的打包模式，并创建图集资源。图集可以包含单个文件或整个文件夹内的资源。尽管图集资源在运行时会自动处理，但也可通过代码进行控制。通过Game窗口的Stats查看drawcall数量，以评估优化效果。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1、SpriteAtlas

SpriteAtlas图集的目的是减少drawcall，来提高性能

2、Unity中自带的打图集功能

在工程设置面板中打开功能
edit——> project setting——> editor

sprite packer(精灵包装器，可以通过unity自带图集工具生成图集)

disabled 默认设置，不会打包图集
enabled for builds（legacy sprite packer） unity仅在构建时打包图集，在编辑模式下不会打包图集
always enabled（legacy sprite packer） unity在构建时打包图集，在编辑模式下运行前会打包图集
enabled for build unity进在构建时打包图集，在编辑器模式下不会打包
always enabled unity在构建时打包图集，在编辑模式下运行前会打包图集

legacy sprite packer表示传统打包模式 相对下面两种模式来说 多了一个设置图片之间的间隔距离——
padding power:选择打包算法在计算打包的精灵之间以及精灵与生成的图集边缘之间的间隔距离,这里的数字 代表2的n次方

在project面板中，可以通过右键 Create——> Sprite Atlas 来创建图集资源，在 Objects for Packing中添加需要打入图集的资源，其中可以是单个

最低0.47元/天 解锁文章

200万优质内容无限畅学
【紫光同创国产FPGA教程】【第一章】Pango Design Suite 2020.3安装
ALINX技术博客
02-02 1万+
原创声明： 本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处（http://www.alinx.com）。 适用于板卡型号： PGL22G/PGL12G 1.文档简介 本文讲解如何安装Pango Design Suite 2020.3。 2.Pango Design Suite 简介 Pango Design Suite是深圳市紫光同创电子有限公司的FPGA开发软件，截止到目前，软件的最新版本为Pango Design Suite 202
【紫光同创FPGA开发板】盘古50Pro开发板，紫光同创PG2L50H，器件全面升级，功耗更低
MYMINIEYE的博客
07-10 1152
核心板尺寸仅为 50*58mm，扩展144 个电平标准为3.3V普通IO 口，8个1.5V电平标准的普通IO 口，1对ADC接口，1组JTAG 接口，4对HSST高速RX/TX差分信号和1对HSST高速接口的参考输入时钟，完全满足需要大量IO的用户，芯片到接口之间走线做等长和差分处理，适合二次开发。近几年，随着国家战略支持和产业发展，国产FPGA迎来迅猛发展。盘古50Pro核心板使用2片DDR3芯片，总容量8Gbit，组合数据总线宽度32bit，最高速率支持1066Mbps，完全满足高带宽的数据处理需求。
国产紫光同创FPGA基础实验教程基于PGL12G.rar
06-08
国产紫光同创FPGA开发板基础实验教程，基于PGL12G。
【紫光同创国产FPGA教程】——FPGA开发工具使用
MYMINIEYE的博客
02-18 1861
所有版本的安装均一致，一般地，例如PDS_2022.1版本可将软件安装在C:\pango\PDS_2022.1（软件默认安装路径），若选择自定义安装路径需注意路径不可出现中文和特殊字符。（如果没有这个提示，可以不管）选择接受许可协议，点击“I Agree”按钮，进入选择安装路径选择框，如下图所示，默认安装路径为 C:\pango\PDS_2022.1，建议采用默认路径，若使用自定义安装路径需注意路径不要出现中文和特殊字符。点击“是”进入运行库安装界面，选择同意许可条款和条件，点击安装按钮进行安装。
【紫光同创国产FPGA教程】——PDS快速使用手册教程
热门推荐
MYMINIEYE的博客
07-18 2万+
利用 Select Net 对话框，可以把 Debug Core 的工作时钟、 触发信号、数据信号与设计中的网线连接起来，方法是右侧选中 Debug Core 的信号，在左侧下方选中需要连接的网线，单击 Make Connections 按钮，即可以完成一条或者多条信号的连 接，所有信号都连接好之后，单击 OK 按钮。在配置位流文件后，便可将该文件下载到器件中。选中初始化链检测到的 FPGA 器件，然 后在该 FPGA 上单击鼠标右键，单击“Program”操作，软件开始将所配置的位流文件载入到 器件中。
【紫光同创国产FPGA教程】——PDS安装教程
MYMINIEYE的博客
07-12 7343
（此为默认安装路径）。若电脑之前未安装 过则需要安装此运行库后才能运行 PDS，点击“是”按钮进行安装；若电脑之前已安装过此运 行库则无需再次安装，点击“否”按钮不进行安装即可。（5）选择接受许可协议，点击“I Agree”按钮，进入选择安装路径选择框，如下图所示， 默认安装路径为 C:\pango\PDS_2022.1，建议采用默认路径。（9）点击“是”进入运行库安装界面，选择同意许可条款和条件，点击安装按钮进行安 装。注：如果不确定，建议点击“是”进行安装，否则可能导致 PDS 无法运行。
【紫光同创盘古PGX-Nano开发板教程】序列检测器实验例程
MYMINIEYE的博客
05-11 538
3、S2为序列检测开始和序列检测结束按键，初次按下S2，开始检测，此时LED2也会被点亮，显示当前状态，再按一下停止检测，LED2熄灭；由拨码开关提供待检测序列，接收按键控制模块传递过来的特定序列与检测使能信号控制与待检测序列进行比较；2、S1-S0按键作为特定信号输入序列，按键按下后对应的LED灯会亮起，表示对应位为1，再按一下会熄灭，表示对应位为0；4、按下轻触按键S2，退出检测，查看数码管显示的统计结果，重新执行前面三个步骤；左侧数码管显示的结果为LED[1:0]在SW[7:4]中出现的次数；
【紫光同创盘古PGX-Nano开发板教程】SRAM 读写实验例程
MYMINIEYE的博客
06-14 1366
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com) 适用于板卡型号：紫光同创PG2L50H_MBG324开发平台（盘古PGX-Nano）一：盘古盘古PGX-Nano开发板简介PGX-Nano 是一套以紫光同创 FPGA 为核心的开发板，选用紫光同创 logos2 系列 28nm 工艺的 FPGA（PG2L50H_MBG324）。集成下载器芯片，极大的便利 了用户的使用。 板卡搭载一颗容量为 2MB 的 SRAM 用于数据缓存，DAC 芯
【紫光同创盘古PGX-Nano开发板教程】蓝牙透传实验例程说明
MYMINIEYE的博客
07-17 1186
其次，配置指令后，ESP32模组就可以完成通过wifi/蓝牙发送来自与串口的数据以及接收WIFI/蓝牙的数据通过串口发送给开发板的功能，若希望使用板卡与ESP32进行数据的交互，就需要使用判断条件，断开FPGA_TX、FPGA_RX与开发板串口信号FPGA_UART_TX、FPGA_UART_RX的连接，使用FPGA直接向ESP32模组的FPGA_RX发送数据，或者接收ESP32模组的FPGA_TX数据，烧录AT固件时，使用ESP32上BT_TX、BT_RX两个串口信号进行AT指令的烧录。
【紫光同创盘古PGX-Nano开发板教程】模拟波形实验例程说明
MYMINIEYE的博客
06-19 818
DAC芯片将数字信号转换为模拟信号，内部包含了一个PMOD电流源阵列，最大可产生20mA电流，芯片输出两路信号，DAC电流输出IOUTA、互补DAC电流输出IOUTB，信号转换的计算方式如下，具体内容请参考MS9708数据手册。测试显示第二级放大电路输出电压控制在-4.7V~+4.7V范围内，输出波形不失真。第一级负运算放大器主要将输出电流信号进行减法运算，并且转换为电压信号，输出电压幅值范围：-1v~+1v。1、RSET为图中R19，REFIO接地，故使用的是内部1.2V基准，VREFIO为1.2V。
【紫光同创国产FPGA教程】——（盘古EU22K开发板/PGL22G第二章）键控流水灯实验例程
MYMINIEYE的博客
01-05 1708
一个是构造条件 generate 结构，用来在多个块之间最多选择一个代码块，条件 generate 结构包含 if--generate 结构和 case--generate 形式。还有一个是用来断言。子模块的设计主要是依据功能定位，确定输入输出，再做具体的设计；前后抖动时间约为 5～10ms，取按键抖动区间开始标识，持续 10-20ms 后标识归零，在抖 动区间内输出保持，非消抖区间，按键状态输出。统计按键按下次数，由于流水灯模式是 3 种，计数统计范围是 0～2循环，将计数结果传递给 LED 控制模块；
紫光同创 FPGA 开发跳坑指南（五）—— DDR3 控制器 IP 的仿真
洋洋Young的博客
07-14 4609
这段时间一直忙着工作项目的事情，今天终于抽出时间，分享一下紫光同创 DDR3 IP 的仿真经验 ~
紫光FPGA基本使用
wangzhihao321的博客
06-18 1849
4）接下去我们来编写led_test.v的程序,这里我们定义了一个32位的寄存器timer, 用于循环计数0~199_999_999(4秒钟), 当计数到49_999_999(1秒）的时候，熄灭第一个LED灯；注意：在定义寄存器时，如果寄存器在always块里使用必须定义为reg类型，如果仅是用于连线或是直接赋值需定义为wire类型，输入信号的类型不能定义为reg型，不管是reg类型信号还是wire类型的信号，定义的寄存器宽度必须满足使用时的需要，但必须稍大于或等于需要使用的位宽。，设置好后单击OK。
【紫光同创国产FPGA教程】——【PGL22G第十章】DDR3读写实验例程
MYMINIEYE的博客
11-10 1610
盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA开发板，全面实现国产化方案，板载资源丰富，高容量、高带宽，外围接口丰富，不仅适用于高校教学，还可以用于实验项目、项目开发，一板多用，满足多方位的开发需求。HMIC_H IP包括了DDR Controller、DDR PHY和PLL，用户通过AXI4接口实现数据的读写，通过APB接口可配置DDR Controller内部寄存器，PLL用于产生需要的各种时钟。2.选择DDR3 IP，取名，然后点击Customize；
紫光FPGA试用--软件篇
weixin_41155462的博客
07-27 3027
紫光FPGA试用笔记
紫光同创 FPGA 开发跳坑指南（三）—— 联合 Modelsim 仿真
洋洋Young的博客
06-01 8703
Modelsim 是 EDA 设计仿真工具，由 Mentor Graphics子公司 Model Tech 出品，在 FPGA 开发中用于验证数字电路设计是否正确。
【紫光同创国产FPGA教程】——（盘古EU22K开发板/PGL22G第四章）数字时钟实验例程
MYMINIEYE的博客
02-23 1711
数码管显示模块相比前一个实验需要增加一个功能：当进入校准模式时数码管的校准位需要进行闪烁，故而引入一个1S的周期信号，在1S时间内0.5s正常点亮，0.5s不点亮使得数码管闪烁；按轻触按键KEY1，进入校准模式，第一次按下KEY1，进入分钟低位计数校准调节，之后再次按下KEY1，校准位将会往左移动1位，直到校准位为时钟计数高位时，按下KEY1将推出校准模式，进入正常计数模式；此功能的实现由两个细节功能实现：1S计时控制，与前面的实验中需要计时功能模块实现方式一致，注意此处计时的周期为1S即可；
紫光同创 FPGA 开发跳坑指南（四）—— DDR3 控制器 IP 的使用
洋洋Young的博客
07-01 7074
Logos HMEMC IP 提供了 3 组 AXI4 接口，3 组接口除了 wdata 和 rdata 位宽不同，其他端口功能与位宽一致。
紫光同创系列FPGA纯verilog图像缩放，工程项目解决方案，提供3套PDS工程源码和技术支持
qq_41667729的博客
10-07 4229
紫光同创系列FPGA纯verilog图像缩放，工程项目解决方案，提供3套PDS工程源码和技术支持
紫光同创国产盘古7k系列FPGA开发板可实验案例
最新发布
03-29
<think>好的，用户想找关于紫光同创盘古7K系列FPGA开发板的实验案例或项目教程。我需要先看看提供的引用内容里有没有相关的信息。 引用[1]提到了盘古PGX-Lite 7K开发板的串口收发实验例程，第八章的内容。里面提到开发板有USB转串口模块，用Type-C线连接PC进行通信，这可能是一个基础实验，适合学习串口通信。另外，引用[3]是同一开发板的第七章数字钟实验，详细介绍了硬件资源，比如数码管、按键等，可以用来实现数字钟项目。引用[4]也提到该开发板在通信、图像处理等领域的应用，说明可能有更多相关案例。 用户可能需要具体的实验步骤或项目指导，比如如何配置串口，如何编写FPGA代码控制外设等。需要确认是否有多个实验案例，比如除了串口和数字钟，是否还有其他的，比如高速接口设计或者图像处理相关的，但根据现有引用，暂时只有这两个明确的例子。可能需要建议用户参考官方教程的第七章和第八章，同时提到其他可能的资源或扩展方向，比如结合扩展IO开发更多应用。另外，引用[4]提到FPGA在多个领域的应用，可以建议用户根据这些方向自行设计项目，或者查找紫光同创的其他文档。需要确保回答结构清晰，分点列出已有的案例，并引导用户进一步探索。</think>根据紫光同创盘古7K系列FPGA开发板的公开资料，以下是可参考的实验案例及项目教程： ### 一、基础外设实验案例 1. **串口收发实验** - 开发板集成USB转串口模块，通过$UART$协议实现与PC通信 - 实验内容包含： ▸ 串口协议时序设计 ▸ FPGA端$Verilog$代码实现数据接收/发送 ▸ PC端串口调试工具验证通信 - 对应教程：第八章《串口收发实验例程》[^1] 2. **数字钟实验** - 利用开发板资源实现多功能时钟： $$ \text{显示模块} = \text{数码管驱动} + \text{按键输入} + \text{RTC时间管理} $$ - 涉及技术点： ▸ 动态扫描显示控制 ▸ 按键消抖算法设计 ▸ 分频器与计时器实现 - 对应教程：第七章《数字钟实验例程》[^3] ### 二、扩展开发方向 1. **高速接口开发** - 基于预留的20PIN扩展IO，可开发： ▸ $SPI/I2C$传感器接口 ▸ 以太网通信模块 ▸ HDMI视频输出（需外接扩展板） 2. **综合系统设计** - 结合板载资源构建复杂系统： ```verilog // 示例：状态机控制LED与数码管联动 always @(posedge clk) begin case(state) IDLE: led <= 8'b0000_0001; WORK: led <= {seg_data, 1'b0}; endcase end ``` - 推荐结合引用[4]中提到的视频图像处理、通信系统等应用场景进行创新设计
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值