DFT Compiler

DFT Compiler 是Synopsys的Scan Test工具

DFT Compiler的一些特点:

        使用synthesis flow为DFT的实现更加透明

        可以在RTL比较早的阶段开展DFT工作

        在Scan的过程中也可以将时序、功耗、信号完整性等因素考虑进去

dc_shell command help

history

!!---重复上一个命令

sh <UNIX_command> ---执行Linux命令

man<command_name> ---获得命令介绍

DFT compiler命令命名传统:

set_*         ---指定相关设置

report_*    ---打印显示相关设置

reset_*     ---复位之前设置

remove_* ---删除之前设置

3 steps:Synthesis=translation+Logic Optimization+Gate Mapping

Top-Down:

对整个design执行Scan inseriton

Bottom-Up:

block-level完成scan insertion,并集成到top-level

Unmapped Flow:

从unmapped(RTL)开始scan insertion工作

Mapped Flow:

从gate-level开始scan-insertion工作

DFT Compiler执行scan cell替换和串scan chain

Read Design:

指定library

Read design

### Synopsys DFT Compiler 功能说明 Synopsys DFT (Design-for-Test) Compiler 是一种用于设计可测性的工具,主要目标是通过自动化流程提高芯片测试效率并降低测试成本。它能够生成高效的扫描链结构以及内置自检(BIST, Built-In Self Test)模块,从而简化复杂电路的测试过程。 #### 工具的主要功能 DFT Compiler 提供的功能涵盖了多种现代集成电路测试需求,具体如下: 1. **扫描链插入** 扫描链是一种将寄存器连接成串行移位寄存器的技术,便于输入激励和观察响应。DFT Compiler 支持自动化的扫描链插入操作,并允许用户定义扫描分组策略以优化性能[^2]。 2. **时钟控制逻辑** 为了实现扫描模式下的正常工作,DFT Compiler 可以为设计中的每一个触发器提供专用的时钟控制信号,确保在不同测试条件下都能正确切换状态[^4]。 3. **边界扫描支持** 边界扫描技术遵循 IEEE Std 1149.1 标准,主要用于检测 PCB 板级互连错误。该工具可以生成符合标准的 TAP 控制器及相关逻辑电路[^1]。 4. **内存 BIST 架构构建** 对于嵌入式存储器阵列,可以通过集成 Memory BIST 解决方案来减少外部测试设备依赖度。这不仅加快了生产周期还降低了整体制造费用[^3]。 5. **ATPG 兼容性准备** 自动测试图形生成(Automatic Test Pattern Generation, ATPG)需要特定的设计环境作为前提条件。本软件可以帮助开发者完成必要的前期准备工作以便后续利用第三方工具执行更深入分析。 --- ### 使用教程概览 以下是关于如何设置项目路径变量的一个简单例子: ```tcl set_app_var search_path ".../ref .../ref/db ./rtl ./" set_app_var target_library "sc_max.db" set_app_var link_library "* sc_max.db dw_foundation.sldb" set synthetic_library {dw_foundation.sldb} ``` 上述命令设置了查找文件夹位置(`search_path`)、目标工艺库(`target_library`)以及其他链接所需资源列表(`link_library`)。 接着可通过下面这条指令指定某些特殊类型的端口属性: ```tcl set_dft_signal -view existing_dft -timing clock/reset_timing ``` 这里 `-view` 参数指定了要应用这些更改的具体视图名称;而第二个选项则明确了所涉及的时间参数类别为时钟或者复位相关联的内容。 --- ### 配置指南要点总结 当启动一个新的基于 DFT 方法学的工作流之前,应该考虑以下几个方面因素来进行适当调整配置: - 明确选用哪类单元模型构成最终产品; - 判断是否有必要启用额外特性比如压缩算法或是多框架同步机制等等; - 考察现有硬件平台能否满足预期吞吐量指标要求。 以上每一点都可能影响到实际部署效果的好坏程度因此务必谨慎对待每一环节的选择决策过程。 ---
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值