DFT--可测性设计

目前多数厂商提供在设计中包括可测性的解决方案。通过包含在DC套装里面的DFT Compiler(DFTC),Synopsys为DC增加了DFT功能。DFT技术分类如下：
1、扫描插入
2、存储器BIST插入
3、逻辑BIST插入
4、边界扫描插入
其中BIST(Built In Self Test)内建自测试。
存储器和逻辑BIST插入
存储器BIST由控制器逻辑组成，它使用各种算法生成输入图形并用于激励设计的存储单元（如RAM）.它基于存储单元的大小和配置自动生产BIST逻辑。通常以可综合的Verilog形式插入RTL源代码并和存储单元连接起来。一经触发BIST逻辑就生成基于预定义算法的输入图形（pattern)来全面检测存储单元。输出结果反馈给BIST逻辑，使用比较器比较写入和读出的数据，输出pass/fail来表示存储单元的正确性。
逻辑BIST使用相同的方法，只是这里检测的目标时设计中的逻辑部分，仍然时使用随机图形生成器激励设计中的扫描链，输出结果与仿真进行比较。优点是为测试工程师免除了为DUT产生大量扫描向量的工作，也节省了时间，缺点是为了测试在设计中增加了额外的逻辑，增加了面积。
边界扫描
JTAG或者边界扫描主要用于测试电路板的连接，而不必从电路板上拔取芯片。DC也可以直接生成JTAG控制器或者周边逻辑。过程较为简单，基本都是自动化进行。
扫描插入
扫描时设计工程师测试芯片缺陷最广泛使用的DFT技术之一。由于电路中时序逻辑的输出由输入与原始状态共同决定，因此，对它的故障检测比组合电路要困难的多。扫描设计就是将时序电路转化为组合电路，然后使用已经很成熟的组合电路测试生成系统，来完成测试。
扫描设计可将电路中的时序元件替换为相应的可扫描的时序元件（也叫扫描触发器），然后把它们串起来，形成一个从输入到输出的测试串行移位寄存器（即扫描链），以实现对时序元件和组合逻辑的测试。最普遍使用的是多路选择触发器（multiplexed flip-flop），在D触发器的输入端加一个二输入多路选择器。多路选择器的选择信号决定器件的模式，也就是说，它能够决定多路选择器是工作在正常模式还是工作在测试模式（输入为扫描数据）。这些扫描触发器被连接起来形成一条扫描链，其功能就像一个串行移位寄存器。
扫描也可用于测试DUT可能存在的时序违例。扫描技术的要点：捕获和移位。扫描数据由原始输入注入到DUT中，被触发器捕获，移出到原始输出，并同期望的结果对比。在捕获和移位周期直接选择的信号称为scan_enable(扫描使能)。另外还常用一种称作scan_mode(扫描模式)的信号。基本扫描操作总结：
1、加载/移除扫描链（移位周期内）
2、强制原始输入（除时钟外）
3、测量原始输出
4、激励时钟以捕获功能数据（捕获周期）