4，Verilog-2005标准篇：Verilog数据类型

verilog数据类型主要有两类：变量数据类型（variable）和网络数据类型（net）。这两类数据的赋值和持值方式各不相同，用在FPGA中时，它们还代表不同的硬件结构。

网络数据类型（net）可表示结构实体（如门）之间的物理连接，不得存储数值。网络数据的值应由其驱动器（如连续赋值或门）的值决定。如果没有驱动器连接到网络，其值应为高阻抗（z）。在verilog中重新声明已由网络、参数或变量声明的名称是非法的。网络数据的声明标准语法如下所示：

变量数据类型（variable）是数据存储元件的抽象，变量通过赋值语句来存储一个值。存储过程中的赋值语句是改变数据存储元件值的触发器。reg、time和integer数据类型的初始值应为未知值 x。real和realtime变量数据类型的默认初始值应为 0.0。重新声明一个已经由网络、参数或变量声明的名称是非法的。变量数据类型的声明语法如下：

如果一组网络或变量数据具有相同的特性，则可以在同一条声明语句中进行声明。

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！