3，Verilog-2005标准篇：Verilog值集介绍

Verilog HDL 值集包括四个基本值：

0 - 表示逻辑零，或假条件

1 - 表示逻辑1或真条件

x - 表示未知逻辑值

z - 表示高阻抗状态

其中，数值 0 和 1 在逻辑上完全相反。当 z 值出现在门逻辑的输入端或表达式中时，其效果通常与 x 值相同。但金属氧化物半导体（MOS）基元是个明显的例外，它可以传递 z 值。

Verilog HDL 中几乎所有数据类型都可以存储四个基本值。事件类型（后文介绍）和实数类型（后文介绍）除外，前者没有存储空间。另外，向量（vector）的所有bit都可以独立设置为四个基本值之一。

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！