全国产 V7 690T+FT6678 高性能实时信号处理平台设计原理

 1、概述

全国产 V7 690T+FT6678 高性能实时信号处理平台组成如图 1 所示，包含 1 片SMQ7VX690TFFG1761 和两片 FT-6678（国防科大）的 DSP，总共 3 个主芯片；每个主芯片外部各搭配 1 组 64bit 的 DDR3 内存模组以及各芯片启动配置所需要的存储芯片；采用提供 2 个 40Gbps 高性能 LCC48 封装 4 路并行光收发一体模块 （分别可转出 4 路 SFP+），在面板上通过集成多束光接口实现，3 路 10/100/1000M Ethernet（1FPGA 和 2 个 DSP 各 1 路），FPGA JTAG 接口 1 个， DSP JTAG 1 个，面板保留 2 路串口（1 路 RS422 电平，1 路 RS232 电平），提供 8 路 GPIO 接口LVTTL（4 发 4 收) ，串口和 GPIO 的接插件形式使用J30J 接口（可转出 ODU 7 芯的接插件 ），提供 PCIE3.0 X8 接口；

互联接口：板上 3 个主要计算芯片互联接口主要采用高速串行接口 SRIO x 4，高速串行接口单 lane 速率拟定为 5Gbps。

2、技术指标 

2.1平台内部模块连接关系：

1）DSP与FPGA之间通信设计：两片DSP的 4x RapidI/O连接到FPGA，实现DSP与FPGA的RapidI/O通信；两片DSP的EMIF、GPIO和复位信号分别连接到FPGA;

2）DSP之间通信设计：两片DSP片间采用4x RapidI/O互连，用于板间RapidI/O通信；

3）每个DSP外挂4片DDR3 SDRAM，总存储容量2GB;

4）FPGA外挂2组DDR3 SDRAM，每组4片DDR3 SDRAM组成，每组存储容量2GB;

5）FPGA外挂2组FLASH ，一组SPI FLASH，存储容量为256Mb；另一组为NorFlash，存储容量为1Gb，可通过DSP向FLASH固化参数;

6）FPGA通过SPI 4X 模式实现程序加载；

7）DSP通过SPI 1X 模式实现程序加载； 

2.2外部接口：

以太网通信设计：FPGA 路提供一路 Base1000T 的以太网口,通过 RJ45 前面板引出，用于与 PC 机通信；

光纤通信设计：FPGA 路提供 2 路 QSFP+光纤接口，单路速率 40Gbs,通过光纤接口前面板引出，通过 一拖四光纤线后，其中一路可用于万兆网，另外可用于波前传感器通讯，接收图像数据或其他光纤数据通讯；FPGA 路提供 8 路光纤接口，一路可用于万兆网，四路传输图像数据，剩下三路需要看后续的情况，暂时不确定用途，我们可对剩下三路光纤做自回环验证，保证光纤通信正常。

串口通信设计：

FPGA 路提供 2 路 RS422， 2 路 RS232，用于低速数据通讯；

I/O 接口：FPGA 路提供 4 路 I/O 信号接口，用于低速数据通讯；

以太网通信设计：2 片 DSP 引出两路 Base1000T 的以太网口,通过 RJ45 前面板引出，用于与 PC 机通信；

总线接口：提供一组 PCIE3.0,X8 接口用于高速数据通讯； 

3、接口程序：

1)FPGA 千兆网络接口

2)FPGA DDR3 读写

3)FPGA SPI 接口

4)FPGA SRIO 接口

5)FPGA GPIO 接口

6)FPGA RS422 接口

7)FPGA RS232 接口

8)FPGA 与 DSP UART 接口

9)FPGA 光纤接口

10)FPGA SPI Flash Boot 正确性

11)DSP 与 DDR3 通讯数据读写

12)DSP SPI 的 bootloader 程序的正确性 

13)DSP 与 FPGA 之间的 SRIO 接口

14)DSP 与 DSP 之间的 SRIO 接口

15)DSP EMIF 接口

16)DSP 千兆以太网络

17)NorFlash 程序 BOOT 固化

18)从 FPGA 到 DSP 的 SRIO 同步中断传输

19)从 DSP 到 FPGA 的 SRIO 同步中断传输

20)TTL 接口收发