RFSOC47DR-8路ADC + 8路DAC的多路光纤卡

已于 2024-11-14 15:04:59 修改
阅读量2.9k 收藏 5
点赞数 43
CC 4.0 BY-SA版权
文章标签： FPGA RFSOC47DR 8路ADDA 10G采样
于 2024-11-13 17:51:58 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/FPGA_ADDA/article/details/143748744

RFSOC47DR板卡采用射频直接采样结构，带有八个独立的发射器和接收器通道。频率接收范围1M~ 6G。发送最大频率6 G。接收器当采用单通道模式时，最大采样率为5G/s，最大接收通道为8个，正交模式时，接收通道为4个，最大采样率为9.85Gsps，ADC量化位数为14位。发送器最大采样率为9.5 G/s，八个发送通道，量化位数为14位。可以使用外部参考时钟，堆叠方式组成更大的接收发送阵列。支持双路40G/100G QSFP28。

  1.  核心配置
  • 47DR/48DR射频片上系统 (RFSOC)
  • 集成数字上下变频，插值，抽取
  • 最大支持8收8发
  • 接收频率范围1M~ 6G，发送最大6G
  • 48DR支持FEC
  1. 通信接口
  • 双路40G/100G QSFP28
  • 支持10/100/1000网络，RJ45标准接电口
  • 1G/10G QSFP+
  • Usb3.0
  • 串口
  • CAN
  1. 存储单元
  • PL DDR4 32bit单通道缓存，2GB容量
  • PS DDR4 62bit单通道缓存，4GB容量
  • SD
  • QSPI flash，128MB容量
  • 支持一个M.2型式的SATA接口，一个SD卡；
  • EMMC4.5 flash，8GB容量
  1. 调试接口
  •  内置串口仿真器
  •  USB-C单线连接
  •  内置JTAG仿真器
  1. 其他接口
  • 外部参考时钟接口
  • 同步接口
  • 外触发
  • 通用接口
  • GPS接口
  • 秒脉冲接口
  1. 接口指标

模拟输入接口

输入频率范围

1M~6G

输入功率

14.6dBm

模拟输入接口

输出频率范围

0~6G

输入最大功率

3 dBm

外部参考时钟输入

输入频率频率范围

10M~100 M

输入最大功率

10 dBm

同步接口

支持TTL，LVCOMS

通用接口

支持TTL，LVCOMS ,LVDS

秒脉冲接口

支持TTL，LVCOMS

外触发

支持TTL，LVCOMS

GPS接口

 UART

FPGA_ADDA
关注
Xilinx RFSOC 47DR 6收6发 信号处理板卡
jingjiankai5228的博客
06-02 3056
 PS端或者PL端可选挂载一片EMMC芯片，可用于存储程序或者PL直接逻辑访问（跳线可选）； PL端搭载一组32Bit DDR4,容量为2GB,最高支持速率：2400MT/s； PL端挂载2路4X QSFP+接口，最大支持25*4Gbps； PS端支持一路UART(转接成USB接口)； PL端挂载一路uart 422接口； PS端挂载SD接口，用于存储程序； PS端外接一路USB3.0接口； PL端支持2对Can收发接口； PL端挂载两路SATA接口； PL端挂载两路SFP接口；
基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)
zhengzhiyi312的博客
05-24 3570
RFSOC数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale+ RFSoC 27DR或47DR，实现了8路 ADC和8路DAC 端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，27DR ADC最高采样率 4.096GSPS 和DAC最高采样率 6.5536 GSPS； 47DR的ADC采样率最高可达5GSPS、DAC最高采样率 9.8 GSPS，分辨率14bit。相比分立的ADC和DAC传统方式，此方式集成
设计方案：RFSOC XCZU67DR 高速ADC DAC模块卡
05-17 1085
RFSOC核心模块使用Xilinx最新DFE RFSOC XCZU67DR，1156封装，单颗芯片包含10路ADC和8路DAC，64-bit Cortex A53系列4核CPU，Cortex-R5F实时处理核，以及大容量FPGA。核心板采用SAMTEC高速连接器，支持高速ADC和DAC，也可以支持GTY，GTR等高速信号的连接需求。
47DR工程 - 48DR工程
m0_46057302的博客
11-12 595
Xilinx Vivado 47DR工程转换为48DR工程
RFSoC-8T8R-47DR 带DSP
2401_87965320的博客
05-12 331
采用XCZU47DR和TMS320C6678ACYPA相结合的方式来搭建该系统，以XCZU47DR作为主控制器，实现8收8发的信号发射、采集和控制，并根据需求搭建了足够的外围高速接口；以TMS320C6678ACYPA作为DSP处理IC，大大提高了平台的数据处理及运算能力。数字阵列雷达、MIMO雷达；大规模MIMO通信；雷达模拟器\干扰器;
RFSOC47DR-8通道ADC + 8通道DAC 多路光纤卡
FPGA_ADDA的博客
10-14 1209
RFSOC板卡采用射频直接采样结构，带有八个独立的发射器和接收器通道。频率接收范围1M~ 6G。发送最大频率6 G。接收器当采用单通道模式时，最大采样率为5G/s，最大接收通道为8个，正交模式时，接收通道为4个，最大采样率为9.85Gsps，ADC量化位数为14位。发送器最大采样率为9.5 G/s，八个发送通道，量化位数为14位。可以使用外部参考时钟，堆叠方式组成更大的接收发送阵列。支持双路40G/100G QSFP28。
TQRFSOC开发板47DR，ADC与DAC测试
mcupro的专栏
08-17 1001
本历程实现从ADC的8个通道分别输入，然后通过DAC的8个通道输出进行测试，检测16个通道是否可用。使用SW拨码开关选择输入通道，8个输出通道同时输出。插入电源，设置ADC输入通道，把10M时钟输入插入对应的通道，使用示波器查看是否有输出，如下所示为10M DAC输出波形。ADC通道需要使用SW拨码开关进行选择，↓↓↓↓为0，使用通道0做为输入，↓↓↓↑为1，使用通道1做为输入。把我提供的启动文件（文章末尾的网盘连接中）复制到SD卡，并且插入开发板，启动模式设置为SD卡启动：↑↑↑↓。
TQRFSOC开发板47DR LWIP自环测试 GEM3
mcupro的专栏
08-29 696
若板卡的网线与路由器等设备设备连接，而不是与电脑直接连接时，需要修改板子的IP地址。我的本地IP网段为5，所以我这里IP地址需要需要修改为192.168.5.*，IP的最后一位不要与其他设备冲突，网关需要修改为192.168.5.1。使用开发板的网口与电脑或路由器等设备连接，使开发板与电脑在同一局域网内，使用telnet工具连接开发板，进行LWIP自环测试。修改完成后编译并生成BOOT.BIN文件，把文件复制到SD中，并插入RFSOC板卡，启动模式设置为SD卡启动↑↑↑↓，插入串口，网线和电源。
DAC模块卡设计原理图：RFSOC XCZU47DR 高速ADC DAC模块卡
05-17 1595
RFSOC核心模块使用Xilinx最新的第三代RFSOC系列XCZU47DR，1517封装，单颗芯片包含8路ADC和DAC，64-bit Cortex A53系列4核CPU，Cortex-R5F实时处理核，以及大容量FPGA。核心板采用SAMTEC高速连接器，支持高速ADC和DAC，也可以支持GTY，GTR等高速信号的连接需求。
基于RFSOC27DR/47DR FPGA的光纤基带信号处理板(RFSOC_V20)
zhengzhiyi312的博客
05-24 1224
RFSOC数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale+ RFSoC ZU27DR，实现了8路 ADC和8路DAC 端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，ADC最高采样率 4.096GSPS 和DAC最高采样率 6.5536 GSPS；升级为47DR后，ADC采样率最高可达5GSPS以上，分辨率14bit。相比分立的ADC和DAC传统方式，此方式集成在一起，省去了LVDS/204B接口，且无
RFSoC-FP-installer-2p1.zip
最新发布
06-07
Xilinx官方RFSOC Frequency Planner,适用于ZU25DR,ZU27DR,ZU28DR,ZU29DR,ZU49DR,ZU39DR,ZU42DR,ZU43DR,ZU46DR,ZU47DR,ZY48DR,ZU63DR,ZU64DR,ZU65DR,ZU67DR等RF SOC的RF Data Converter ip核的频率规划
软件无线电射频数据采集 Zynq UltraScale+ RFSoC 方案测试平台 XCZU47DR
FPGA_ADDA的博客
11-18 1906
采用 Zynq UltraScale+ RFSoC Gen3 系列 XCZU47DR FPGA 芯片，集成射频直接采样数据转换器、FPGA 逻辑、完整的 ARM 处理器子系统和高速收发器。 支持 8 路 14bit RF-ADC，最大采样率可达 5GSPS，8 路 14bit RF-DAC，最高采样率可达 9.85GSPS，射频输入输出频率响应全面支持 6GHz 以下频段。
RFSOC 47DR VPX 8收8发板卡
jingjiankai5228的博客
05-19 830
ADC主要软件工作量在于完成芯片校准的处理，主要是FS/N的特殊点校准。
TQRFSOC开发板47DR，100G光口自环测试
mcupro的专栏
08-23 741
RFSOC 47DR上有两个100G光口，标号分别是128和129，测试时需要选择对应的测试文件，光口模块也需要插入，具体位置如下图所示。打开vivado的硬件管理器，烧写比特流时需要添加测试文件一同烧写，比特流文件与测试文件我都会提供在文章末尾。若比特流文件与测试文件在同一文件夹内，添加比特流后会自动添加测试文件。此测试使用光口自环模块实现硬件互联，FPGA中进行25Gbps收发校验，通过vivado的硬件管理器烧写比特流，查看传输误差与眼图。连接后就可以看到自环的详细信息，每个通道的错误率，传输速度。
TQRFSOC开发板47DR ADC输入采集测试（二）
mcupro的专栏
08-31 1230
使用方法如下所示，在plot_spec_m.py 后跟随的输入参数为ADC通道号，我上面接入的是ADC通道2，所以后面的参数为2。本章内容将介绍如何使用RFSOC 47DR 进行ADC输入采样测试，我们这边提供三个ADC输入采样的python程序，实现8路通道的ADC采样解析数据，并且在时域与频域上显示出示波器与频谱仪的效果。如下图所示，我使用的是100M输入，接到ADC2，可以看到绿色代表的是ADC通道2，其他通道没有输入，幅度几乎为0。运行截图如下所示，上面8个为时域波形，下面8个表示频域的频谱。
TQRFSOC开发板47DR ADC输入采集环境搭建（一）
mcupro的专栏
08-31 1121
首先肯定要有我们的主角RFSOC 47DR开发板，使用网线连接开发板的j6标号RJ45网口与主机上的网口，使用烧写好的SD卡插入到开发板中，烧写SD卡的镜像img文件需要购买开发板提供，里面跑的是petalinux系统。python虚拟环境配置成功后，进入casperfpga文件夹，此文件购买开发板提供。第二步，创建python虚拟环境，首先创建一个保存虚拟环境的文件夹，例如我这里创建的文件夹名称为env2a，再使用virturalenv命令创建python的虚拟环境，并安装在env2a文件夹中。
南京芯麒电子-基于ZU47DR的高性能PCIE数据采集卡
m0_63776781的博客
01-15 686
该平台搭载有16nm工艺的Zynq UltraScale+ RFSoC系列主器件ZU47DR,该器件集成数千兆采样RF数据转换器和ARM® Cortex®-A53处理子系统和UltraScale+可编程逻辑，是一款单芯片自适应射频平台。PCIe板卡金手指可以提供75W电力，不需要额外接辅助电源；PCIe金手指，支持PCIe x16配置，兼容PCIe x8，PCIe x4配置；主芯片启动的SD卡，可以通过模式选择切换；供电：PCIE或12V供电；主芯片PS外挂的DDR4；主芯片PL外挂的DDR4；
TQRFSOC开发板47DR ：EMMC和SD卡扇区读写
mcupro的专栏
01-16 1082
由于本例程需要使用扇区的方式读写SD卡，打乱其中的文件格式，所以使用JTAG在线运行的方式实验本历程，将开发板的启动模式设置为JTAG模式，插入SD卡，JTAG接口和电源。本例程实现读取EMMC和SD卡的扇区，RFSOC开发板的SD卡引脚绑定在PS端，而EMMC硬件引脚绑定在PL端，所以需要将EMMC的引脚绑定到EMIO，并且添加对应的引脚约束文件。打开hello_world项目,打开设计文件-->打开zynq配置-->添加SD0的配置，设置为EMIO，eMMC，8bit。设置完成后点击OK保存配置。
RFSOC 47dr Dp口测试（ARM裸机）
jingjiankai5228的博客
12-31 528
47DR 内核还是一个4核A53的MPSOC，测试方式和MPSOC一样。值得注意的是，最好用HP的线，不要用DP转接线，不然可能工程运行不起来。即使用DP的线也用xillix推荐的显示器。编译好BIT设置VITIS工程。examle工程测试即可。
rfsoc 47dr
02-28
### RFSOC 47DR 技术概述 RFSOC (Radio Frequency System on Chip) 是一种集成了射频功能的片上系统，特别适用于通信领域中的复杂信号处理任务。Xilinx 的 RFSoC D47 器件提供了高度集成化的解决方案，能够支持多种无线标准并实现复杂的基带处理[^1]。 RFSoC 47DR 特别设计用于满足高性能计算需求的应用场景，在单芯片内实现了模拟前端(AFE)，数据转换器(ADC/DAC), 可编程逻辑(FPGA fabric)以及ARM处理器等功能模块的高度融合。这种架构不仅减少了系统的整体尺寸和功耗，还提高了性能指标如吞吐量、延迟等特性[^2]。 ### 应用案例分析 在实际部署方面，RFSoC 47DR 已经被广泛应用于多个行业和技术领域： - **5G基站建设**：通过其强大的DSP能力和灵活配置选项来加速物理层协议栈操作；同时利用内置的安全机制保障网络传输安全。 - **软件定义无线电(SDR)**：凭借高精度的数据采集能力配合丰富的外设接口资源，使得开发者可以轻松构建多功能无线电平台。 - **雷达与传感器阵列**：借助于低噪声放大器(LNA) 和高速串行收发器(GTH/GTY)，可有效提升探测距离及分辨率，从而改善目标识别效果[^3]. ```python # Python伪代码展示如何初始化一个简单的SDR应用框架 class SdrApplicationFramework: def __init__(self, device="rfsoc_47dr"): self.device = device def configure(self): print(f"Configuring {self.device} for Software Defined Radio use.") app_framework = SdrApplicationFramework() app_framework.configure() ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值