AG256 CPLD是低成本CPLD。
即时,非易失性CPLD系列针对通用和低密度逻辑。
逻辑密度为256个逻辑元件,采用LQFP-100封装。
低成本低功耗CPLD 即时,非易失性标准兼容体系结构。
全局时钟网络中最多有4条,全局时钟线驱动整个设备。
提供可编程的快速传播延迟和时钟至输出时间。
UFM支持高达256 Kbit的非易失性存储。
支持3.3V,2.5V,1.8V和1.5V逻辑电平
可编程压摆率,驱动强度,总线保持,
可编程上拉电阻,漏极开路输出,施密特触发器和可编程输入延迟。
内置联合测试行动小组(JTAG)边界扫描测试(BST)电路,符合IEEE标准。1149.1-1990 符合IEEE标准的ISP电路。
1532 3.3V,2.5V,1.8V,1.5V LVCMOS和LVTTL标准 模拟LVDS输出(LVDS_E_3R) 模拟的RSDS输出(RSDS_E_3R)
管脚完美兼容EPM240T100 系列。
更多技术咨询及开发指南,欢迎联系:kh_hsiah@126.com;
科技自强,中华奋进!