成本及功耗的极佳组合---AG576

Embeded_FPGA

于 2020-01-14 14:11:15 发布

阅读量811

点赞数

CC 4.0 BY-SA版权

分类专栏： CPLD LVDS RSDS 文章标签：触发器人工智能 fpga vhdl verilog

本文链接：https://blog.youkuaiyun.com/Embeded_FPGA/article/details/103972121

CPLD 同时被 3 个专栏收录

11 篇文章

订阅专栏

LVDS

4 篇文章

订阅专栏

RSDS

1 篇文章

订阅专栏

AG576是一款低成本、低功耗的CPLD，适用于通用和低密度逻辑应用。其核心特性包括：576逻辑元件的逻辑密度，支持LQFP-100和144封装；1.8V核心电压；4条全局时钟线；快速传播延迟和时钟至输出时间的可编程性；内置PLL，支持时钟乘法和相移；高达256Kbit的非易失性存储；支持多种逻辑电平；可编程压摆率、驱动强度等；内置JTAG BST和ISP电路。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

AG576低功耗CPLD是成本最低的CPLD。
在这里插入图片描述
这种即时，非易失性CPLD系列针对通用和低密度逻辑。
—逻辑密度为576逻辑元件，带有LQFP-100和144封装。
—具有1.8V核心电压（V CCINT ）的低成本，低功耗CPLD 即时，非易失性标准兼容体系结构。
—全局时钟网络中最多有4条全局时钟线驱动整个设备。
—提供可编程的快速传播延迟和时钟至输出时间。
—为每个器件提供PLL，时钟乘法和相移。
—UFM支持高达256 Kbit的非易失性存储。
—支持3.3V，2.5V，1.8V和1.5V逻辑电平
—可编程压摆率，驱动强度，总线保持，可编程上拉电阻，漏极开路输出，施密特触发器和可编程输入延迟。
—内置联合测试行动小组（JTAG）边界扫描测试（BST）电路，符合IEEE标准。
—1149.1-1990 符合IEEE标准的ISP电路。
—1532 3.3V，2.5V，1.8V，1.5V LVCMOS和LVTTL标准
—模拟LVDS输出（LVDS_E_3R）
—模拟的RSDS输出（RSDS_E_3R）