[EDA]8位双向移位寄存器的设计

系统功能

设计一个8位双向移位寄存器，实现并行输入数据、数据左移、右移、清空数据的功能。

设计要求

（1）可以并行置数（用4位拨码开关置数两次得到8位数据）；
（2）并行输出（8个led显示）功能；
（3）具有双向移位输出能力（用按键选择功能）；
（4）具有异步清零信号；

设计方案

程序主要包括移位寄存器模块和按键去抖模块

① Key1 控制拨码输入：

a) key_flag1, key_state1实现Key1去抖（if(key_flag1 && (!key_state1))）；
b) key_cnt [3:0]从0开始在每一次Key1 按下后加1，累积到3后再按下Key1, key_cnt 清零；
c) en_num1为高4位输入使能信号，en_num2为低4位输入使能信号，en_num3为输入确认使能信号（都为高水平有效）；
d) key_cnt 的数值控制c)中3个使能信号的值；

② Key2 , Key3控制移位方向：

a) 按键去抖同Key1 a)；
b) turn_left为左移使能信号，turn_right为右移使能信号（都为高水平有效）；
c) key_cnt 的数值控制c)中3个使能信号的值；

③ Clk 同步时钟信号，Reset异步清零：

Verilog源代码

//1、移位寄存器模块

 module shift_register(

input  clk,
input  rst_n,

input sw1,
input sw2,
input sw3,
input sw4,

input key_in_num,	// 控制数字输入按键，按下第一次输入高4位，再按下一次输入低4位，然后再点两下确认输完数字
input key_left,		// 控制左循环按键
input key_right,	// 控制右循环按键

output [7:0] led
);

wire  key_flag1,key_state1,
		key_flag2,key_state2,
		key_flag3,key_state3;

key_filter key_filter0(
.key_in		(key_in_num),
.clk			(clk),
.rst_n		(rst_n),
.key_flag	(key_flag1),
.key_state	(key_state1)
);
reg  en_num1;
reg  en_num2;
reg  en_num3;
reg [2:0]key_cnt;

// key1按下次数改变key_cnt值
always @(posedge clk or negedge rst_n)
begin
	if(!rst_n)
		key_cnt<=3'd0;
	else if(key_flag1&&(!key_state1))
		begin
			if(key_cnt==3)
				key_cnt<=3'b000;
			else
			key_cnt<=key_cnt+1'b1;
			end
	else
	key_cnt<=key_cnt;
	end


// key_cnt值控制置数信号
always @(posedge clk or negedge rst_n )
begin 
	if(!rst_n)
 begin
 en_num1<=1'b0;
 en_num2<=1'b0;
 en_num3<=1'b0;
 end
 else begin
	case(key_cnt)
	0:begin
			en_num1<=1'b0;
			en_num2<=1'b0;
			en_num3<=1'b0;
			end
 1:begin
			en_num1<=1'b1;
			en_n