Vivado中FFT9.1 IP核的使用（4）——SCALE_SCH缩放设置

最新推荐文章于 2024-08-28 11:06:06 发布
原创 最新推荐文章于 2024-08-28 11:06:06 发布 · 5.7k 阅读 · 29 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文介绍了Vivado中FFT9.1 IP核的SCALE_SCH设置，用于控制FFT过程的缩放。SCALE_SCH与FFT的阶段数和长度相关，每个阶段可设置不同的移位位数，实现0-8倍的缩放。在对线性调频信号的仿真中，验证了SCALE_SCH的配置，包括不缩放和4倍缩放两种情况，结果与分析一致。

在Vivado中FFT9.1 IP核的使用（3）——线性调频信号FFT的基础上，对SCALE_SCH进行测试

1、SCALE_SCH介绍

SCALE_SCH对FFT过程的缩放进行设置：

  • SCALE_SCH对FFT变换各阶段的缩放进行设置，长度与FFT方式和变换长度有关，比如基2FFT，1024点，对应阶段数为10；
  • 每阶段使用两位进行设置，可以设置为0-1-2-3，对应移位位数，反映在缩放倍数上实际为：0-2-4-8倍；
  • SCALE_SCH从高到低，分别对应FFT最后阶段到初始阶段；

2、仿真

对线性调频信号进行FFT时，IP配置情况如下：

SCALE_SCH位数=阶段数*2=20与分析一致

分别按照不缩放、缩放4倍两种情况进行仿真：

对应输出为：

不缩放：

最低0.47元/天 解锁文章
vivado FFT ip 9.1 FPGA定点使用例子 C-Model
weixin_46667111的博客
07-13 3194
1
Vivado中FFT9.1 IP核的使用（1）
CLL_caicai的博客
06-29 8174
目录 1、xilinx FFT IP介绍 2、FFT IP接口介绍 3、xilinx FFT IP的仿真测试 4、参考： 1、xilinx FFT IP介绍 1)正向和反向复数FFT，运行时间可配置。 2)变换大小N = 2m，m = 3 – 16 3)数据采样精度bx = 8 – 34 4)相位系数精度bw = 8 – 34 5)算术类型： 无标度（全精度）定点 定标定点 浮点数 6)定点或浮点接口 7)蝴蝶后舍入或截断 8)Block RAM或分布式RAM，用于数据和相位因
Vivado2017.4上实现FFT，使用FFT IP核
qq_45087676的博客
01-20 8613
Vivado2017.4上实现FFT，使用FFT IP核   在进行FFT实现前，当然需要提前了解一下快速傅里叶变换（FFT）的基本概念和基础知识啦！ 一、快速傅里叶变换（FFT）   FFT是一种DFT的高效算法，称为快速傅立叶变换（fast Fourier transform）。傅里叶变换是时域一频域变换分析中最基本的方法之一。在数字处理领域应用的离散傅里叶变换(DFT：Discrete Fourier Transform)是许多数字信号处理方法的基础 [1] 。   FFT基本上可分为时间抽取法和频率
VIVADO FFT IP核使用之SCALE_SCH的配置
weixin_47113615的博客
01-05 3284
VIVADO FFT IP核使用之s_axis_config的配置，主要介绍了SCALE_SCH的配置。
Vivado_FFT IP核 使用详解
学无止境
03-21 8652
本文详细介绍了Vivado中的FFT IP核的参数和配置方法。
VIVADO-FFT IP核学习记录
qq_44366923的博客
12-04 4634
② 找到Customizing and Generating the Core(不同手册可能题目不一样)，查看IP核的创建过程中各个参数的意义和设置方法。① 找到user guide / product guide 并打开。③ 找到port description ，查看接口注释。查找别人用IP核的经验、教程，快速上手。根据用户手册使用IP核。根据网络教程使用IP核。
[Vivado] IP核学习之Fast Fourier Transform
weixin_45857378的博客
08-28 2065
Fast Fourier Transform是Vivado中的IP核，即快速傅里叶变换（FFT）。IP核内部使用的Cooley-Tukey FFT算法，是一种计算效率高的离散傅立叶变换 (DFT)方法。 可实现正向和反向复数FFT（即IFFT），运行时间可配置。
Vivado中FFT9.1 IP核的使用（2）——在线修改变换长度
CLL_caicai的博客
06-30 4040
Vivado中FFT9.1 IP核的使用（1）中已经介绍了最简单的FFT操作方式：即固定变换长度，仅仅控制少量控制信号： s_axis_config_tdata // input，配置数据 s_axis_config_tvalid // input，配置数据有效信号 s_axis_data_tdata // input ，输入数据 s_axis_data_tvali...
Vivado中FFT9.1 IP核的使用（3）——线性调频信号FFT
CLL_caicai的博客
07-03 3864
1、简述 线性调频信号FFT与之前的8点、32点FFT在IP核的使用方面并没有什么不同；唯一需要注意的就是仿真中线性调频信号如何产生，如何读取到vivado，以及数据位宽。此处以Matlab生成数据，导入到Vivado进行处理，并不代表数据只能这样产生和传入： LFM信号产生：Mtalab生成对应参数下的LFM信号 信号存储：Mtalab中生成的LFM信号按照二进制存储到TXT文件（Vivado中一般按照2进制、16进制读取数据） Vivado读取数据：Vivado读取TXT中数据，作为FFT输入
Vivado FFT IP核使用
hhh123987_的博客
07-05 1110
FFT ip核简单使用 AXI4-Stream
FFT IP核调用与仿真之SCALE压缩因子设置
weixin_30354675的博客
08-20 1766
关于FFT IP核的配置，网上有很多相关的资料可以参考，但是唯独涉及到scaled压缩因子设置这个参数，资料却非常匮乏，这是个什么参数，应该整么设置，设置后对结果输出会有什么影响，整样才能知道它设置的合理不合理？ 先来看一下官方说明手册里关于scaled的说明： 翻译过来就是：对于Pipelined Streaming I/O结构，将临近的一对基2阶组在一起，即阶...
Xilinx通用FFT的IP核配置（二）
u011626321的博客
04-21 776
上期说道IP核配置中比较重要的一部分：缩放因子配置，这一期来聊一聊其他的配置参数。 用好这个FFT 的IP核，还需要控制好FFT启动信号与输入数据量的大小。关于启动信号–Start，推荐配置的时钟数为FFT处理点数对应的时钟数，例如，处理256点FFT时，Start的时钟长度为256个时钟。同时，根据官方文档，我们可以知道，Start信号要早于输入数据四个时钟，推荐start信号有效之后，等四个时钟后，有效的输入的数据就可以为待处理的数据了。 同时，对于ovflo这个信号，我们也需要关注一番，当这个信号一直
FPGA中FFT IP核应用（三）
qq_41894385的博客
05-13 2565
之前两篇文章讲解了如何使用Xilinx公司的FFT IP核如何使用，现在介绍一下Altera公司的FFT IP核使用详解。由于我现在使用的Quartus版本为13.1，所以就以这个版本的FFT IP核为例讲解其使用步骤。
Vivado FFT IP核
小瑞同学的博客
01-14 6453
摘要：详细介绍了Vivado FFT IP核的参数意义和配置以及IP核的接口意义，对IP核进行了仿真分析。
Xilinx FFT IP使用总结
weixin_39789553的博客
01-13 6874
Xilinx FFT IP使用总结一、概述二、FFT IP 配置过程1、步骤一：配置FFT 点数及工作模式2、步骤二：配置数据格式、输出数据顺序、循环前缀等信息3、步骤三：配置内部资源优化选项4、步骤四：查看生成了FFT信息，重点注意生成参数的格式三、FFT IP的test bench四、FFT结果及时序分析1、整体时序波形2、FFT输入数据时序波形3、FFT输出结果时序波形4、FFT输出结果分析1）FPGA计算结果2）matlab计算结果3）结果比对五、基2突发、基4突发、pipeline三种模式资源占用
21-05-16 Vivado FFT IP核调试问题若干（真相是假）
JARVISSSS的博客
05-18 5702
概述 该IP核主要用于完成FFT或者IFFT等功能，接口信号也分为几个类型:IP核基本信号（配置信号、时钟信号等）、接收信号部分（AXI从端口，用于接收需要处理的信号）、发送信号部分（AXI主端口，用于发送FFT/IFFT后的结果）、工作状态的时间变量。 例化说明： //fft ip核例化 20位数据 xfft_0 u_fft( .aclk(CLK_62_5M), // 时钟信号（input） .a
Verilog 实现512点 基2FFT算法（频率抽取）
qq_35363370的博客
12-22 1684
Verilog 实现512点 基2FFT算法（频率抽取）
深入浅出解释FFT（六）——深入理解fft变换
热门推荐
坚持
04-02 4万+
（如需交流，请关注公众号：神马观止） FFT（FastFourier Transform，快速傅立叶变换）是离散傅立叶变换的快速算法，也是我们在数字信号处理技术中经常会提到的一个概念。在大学的理工科课程中，在完成高等数学的课程后，数字信号处理一般会作为通信电子类专业的专业基础课程进行学习，原因是其中涉及了大量的高等数学的理论推导，同时又是各类应用技术的理论基础。        关于傅立叶变换的
对傅里叶变换FFT性质的理解 平移 旋转 缩放
Maxwave13的博客
08-31 1万+
网上很多关于FFT变换的应用，但是对其性质的探索并不多。 我做了一个简单的实验，来探讨平移，缩放，旋转的性质。 由于我浅薄的知识，如有不对的地方，请各位大佬指正。 平移：FFT具有平移不变性，在空域平移图像，频域的信号不发生变换。 旋转：旋转同一性，空域图像的旋转，也会带动频域图像的旋转。 缩放：在空域缩小图像，频域的信号会相应的缩小信息量，视觉上体现为放大频谱图。 代码实现 先写一些准备代码，这里要注意，需要将fft2变换的结果，进行后续处理，方便展示。 1.abs傅里叶变换的结果是复数，需要取模转为
Xilinx FFT IP核中的SCALE_SCH
最新发布
01-15
### Xilinx FFT IP Core SCALE_SCH Parameter Configuration and Function In the context of designing with Xilinx FFT IP cores, configuring the `SCALE_SCH` parameter is crucial to prevent overflow during Fast Fourier Transform (FFT) operations. The `SCALE_SCH`, or scale schedule, determines how much data should be scaled down at each stage of the FFT process by specifying a right shift operation on bits[^1]. This mechanism helps maintain numerical stability throughout the transform stages. The scaling factor for every stage can be set through the configuration interface provided by the FFT IP block. It&#39;s important that sufficient scaling occurs per stage; otherwise, there may still be an occurrence of overflow which could lead to unusable results due to data wrapping around beyond representable values. For precise control over this behavior within designs using Vivado tools, designers must carefully define the width and format required for the `scaling_sch` field as described in documentation such as PG109 document covering details about these parameters across different versions including C/Mex models and System Generator blocks. A practical approach involves testing various settings under controlled conditions similar to those outlined when working specifically with version 9.1 of the FFT IP core where linear frequency modulated signals were analyzed alongside adjustments made via SCALE_SCH configurations[^2]. #### Example Code Demonstrating Scale Schedule Application To illustrate setting up a custom scale schedule programmatically: ```vhdl entity fft_example is port ( clk : in std_logic; resetn : in std_logic; start : in std_logic; done : out std_logic; config_in : out unsigned(7 downto 0); ... ); end entity; architecture Behavioral of fft_example is begin process(clk) variable scale_schedule : integer_vector := (others => 0); -- Initialize all stages without scaling initially. begin if rising_edge(clk) then if resetn = &#39;0&#39; then -- Reset logic here... elsif start = &#39;1&#39; then -- Apply specific scaling factors based on application needs: scale_schedule(0) := 1; -- Stage 1 has one bit shifted right scale_schedule(1) := 2; -- Stage 2 shifts two bits right -- Assign configured schedule into output register connected to FFT IP Config Interface config_in <= to_unsigned(scale_schedule_to_integer(scale_schedule), config_in&#39;length); -- Additional processing after setup... end if; end if; end process; end architecture; ``` --related questions-- 1. How does insufficient scaling affect the accuracy of FFT computations? 2. What are some best practices for determining optimal scaling schedules? 3. Can you explain more about handling overflow prevention strategies besides adjusting SCALE_SCH? 4. In what scenarios would it be necessary to modify default scaling behaviors? 5. Are there any performance trade-offs associated with applying aggressive scaling?
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值