Verilog实现FIFO专题（4-FIFO阈值和FIFO深度设置）

CLL_caicai

于 2020-02-27 18:40:42 发布

阅读量2.7k

点赞数 4

CC 4.0 BY-SA版权

分类专栏：数字IC基础 # 数字IC/FPGA/Verilog基础文章标签： fpga verilog fifo

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/CLL_caicai/article/details/104540844

本文深入探讨FIFO阈值概念，包括将满阈值afull_cnt和将空阈值aempty_cnt，阐述如何设置这些阈值以避免数据丢失和FIFO被读空，以及FIFO深度与阈值的关系，指出FIFO深度应不小于2(M+N)并留有裕量。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

之前我们讨论了FIFO的基本概念，分析了FIFO最小深度的计算，并在此基础上对同步FIFO进行了描述；这一部分工作详见：

Verilog实现FIFO专题（1-FIFO基础：简介/应用/分类/参数等）

Verilog实现FIFO专题（2-FIFO深度计算）

Verilog实现FIFO专题（3-同步FIFO设计）

此处不再赘述。我们现在将目光放到FIFO阈值以及阈值与FIFO深度的关系上；设计同步FIFO时，我们只关心FIFO深度取多小就不会导致溢出、只关心FIFO写满以后full标志有效，不再存储新来的数据；但是未考虑FIFO满时写入数据的丢失，以及FIFO读取数据的效率问题；而实际中这些问题都是不可忽视的，有必要对FIFO阈值进行了解，以指导我们的设计；

目录

一、FIFO阈值概念

二、将满阈值以及FIFO深度的设置

四、参考文献：

一、FIFO阈值概念

如上所述，我们不仅要关注FIFO何时满/空，满/空了以后不再进行写/读操作。也要关心FIFO满时写数据是否丢失，FIFO空时读数据是否有效；仅仅根据FIFO的full和empty来判断模块是否停止写入或读取数据是不行的，因为实际电路中

最低0.47元/天解锁文章

200万优质内容无限畅学

评论 2

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。