FPGA模块的复用 - Verilog实现

FPGA模块的复用 - Verilog实现

在FPGA开发中，为了提高效率和降低成本，我们可以进行FPGA模块的复用。使用Verilog语言，我们可以更加简便地实现FPGA模块的复用。

以下是一个简单的例子，展示如何通过定义和调用模块来实现FPGA模块的复用。

首先，我们定义一个简单的模块，名为“adder”，它实现两个数相加的功能：

module adder (input [7:0] a, input [7:0] b, output reg [8:0] sum);
always @(a or b) begin
sum = a + b;
end
endmodule

在这个模块中，我们定义了三个端口：a和b是输入，sum是输出。该模块的功能是，将输入信号a和b相加，并将结果输出到sum端口上。

接下来，我们可以创建一个叫做“testbench”的模块来测试“adder”模块。在testbench模块内，我们可以定义输入a和b的值，并使用adder模块来计算它们的和。

module testbench;
reg [7:0] a, b;
wire [8:0] sum;

adder add (.a(a), .b(b), .sum(sum));

initial begin
a = 5;
b = 3;

#10 $display("a = %d, b = %d, sum = %d", a, b, sum);
$finish;
end
endmodule

在这个testbench模块中，我们定义了两个输入a和b，以及一个输出sum。我们还创建了一个adder模块，并将它的输入端口连