(4)UART应用设计及仿真验证3 —— RX模块设计（无状态机）

少卿不在大理寺

已于 2022-08-09 15:42:22 修改

阅读量514

点赞数

CC 4.0 BY-SA版权

分类专栏：数字IC设计从入门到实战文章标签： IC设计 UART

于 2022-07-01 15:43:27 首次发布

本文链接：https://blog.youkuaiyun.com/CAUC_learner/article/details/125556130

31 篇文章 ¥19.90 ¥99.00

订阅专栏

本文探讨了UART接收（RX）模块的设计，采用无状态机的方法。主要涉及六个关键部分：检测下降沿触发接收、设定接收时间段、位计数、数据接收与计算、数据校验。在详细描述每个步骤后，作者指出存在一些细节问题，表示后续将进行优化。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

去除了状态机的RX模块要怎么设计呢？先梳理一下要完成哪些模块

1）判断什么时候收到数据？即检测帧数据中的start位，通过检测出现下降沿从而判定开始接收数据。—— negedge_detect

2）判断接收单帧数据的时间段？从检测到start位开始，到最后的停止位传完。总共跨越11个bit位，然后再第12个bit位的中途就可以关闭。——start_recieve_flag

3）每bit计数clk，进入数据接收区域了再开始算，脱离这个区域就清零。——baud_cnt

4）计算bit数，1bit起始位+8bit有效数据位+1bit校验位+2bit停止位。—— bit_cnt

5）数据传输，有效数据位的数据接收，bit_cnt>=1,bit_cnt<=8——rx_data

6）数据校验，check_mode_bit,^{rx_data,check_mode_bit} == CHECKMODE

//2022.6.30
//edgar.yao
//uart rx blaock

module uart_rx(
        input           clk,
        input           rst_n,
        input           rx,

了解本专栏