3.2同步时序逻辑设计210808

本文介绍了同步时序电路中的有限状态机(FSM),包括Moore型和Mealy型的区别,阐述了使用FSM的原因,如结构清晰、易于排错,适合任务顺序明确的场景。通过设计步骤,详细讲解了如何从状态转移图到电路图的实现过程,以交通控制器为例,展示了FSM的设计流程。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

两种常见的同步时序电路

  • 有限状态机
  • 流水线

有限状态机(FSM , finite state machine)

一、什么是有限状态机

在这里插入图片描述
在这里插入图片描述

  • 根据有限状态机功能规范的描述,FSM通常分为两类。

  • 在Moore型有限状态机中,输出仅仅取决于机器的当前状态。
    在这里插入图片描述

  • 在 Mealy型有限状态机中,输出取决于当前状态和当前输人。
    在这里插入图片描述

二、为什么要用有限状态机

  • 结构模式相对简单、层次分明、易读易懂易排错;
  • 容易构成性能良好的时序逻辑电路;
  • 可靠性高,非法状态易于控制。
  • 有限状态机(FSMI)在针对任务顺序非常明确的电路(如交通控制器)非常实用。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值