2.4从逻辑到逻辑电路210807

绘制电路原理图规则

几种组合逻辑模块

• 7段数码管显示译码器
  
  
  
• 多路选择器（多路复用器）Mux
  • 根据选择信号S的值在两个输入信号中选择一个输出
  • 2：1复用器可用与或逻辑实现或用三态缓冲器实现，三态缓冲器（three-state buffer）又称三态门，除了输入输出端还有一个控制端，控制端输入为1则正常输出，否则呈现高阻抗状态
    
    
    
  • 多路复用器可以通过查找表的方式实现逻辑功能
    
    
• 译码器（Decoder）
  • 译码器是把特定含义的输入二进制代码译成对应的输出高、低有效电平信号。
  • N个输入,2N个输出
  • 独热输出:在给定的条件下恰好只有一个输出为高电平
    
  • 译码器的实现
    
  • 译码器可以和“或门”组合在一起，来实现逻辑
  • 因为译码器的每一个输出，就是一个最小项，那任何一个逻辑都可以写成最小项之和的标准SOP范式，所以最小项有了，在把需要的最小项用或门“加”起来就可以了
    

参考资料

中国大学mooc 计算机组成原理.东北大学

数字设计和计算机体系结构，第二版