Verilog刷题-7-Andgate

题目描述

文字描述
Create a module that implements an AND gate.
图示

代码

module top_module( 
    input a, 
    input b, 
    output out );
	assign out = a&b;
endmodule

结果